

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ

BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ
ÚSTAV RADIOELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF RADIO ELECTRONICS

REALIZACE DIGITÁLNÍHO OSCILOSKOPU

DIPLOMOVÁ PRÁCE
MASTER'S THESIS


AUTOR PRÁCE
AUTHOR

Bc. TOMÁŠ KULIG

BRNO 2011



VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ
BRNO UNIVERSITY OF TECHNOLOGY



FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH
TECHNologiÍ
ÚSTAV RADIOELEKTRONIKY

FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION
DEPARTMENT OF RADIO ELECTRONICS

REALIZACE DIGITÁLNÍHO OSCILOSKOPU

REALIZATION OF DIGITAL OSCILLOSCOPE

DIPLOMOVÁ PRÁCE
MASTER'S THESIS

AUTOR PRÁCE
AUTHOR

Bc. TOMÁŠ KULIG

VEDOUCÍ PRÁCE
SUPERVISOR

doc. Ing. TOMÁŠ FRÝZA, Ph.D.

BRNO 2011



VYSOKÉ UČENÍ
TECHNICKÉ V BRNĚ

Fakulta elektrotechniky
a komunikačních technologií

Ústav radioelektroniky

Diplomová práce

magisterský navazující studijní obor
Elektronika a sdělovací technika

Student: Bc. Tomáš Kulig

ID: 72941

Ročník: 2

Akademický rok: 2010/2011

NÁZEV TÉMATU:

Realizace digitálního osciloskopu

POKYNY PRO VYPRACOVÁNÍ:

Navrhněte blokové uspořádání digitálního osciloskopu, schopného zpracovávat signály s frekvencí do desítek MHz. Specifikujte základní parametry a možnosti navrhovaného přístroje. Dále se zaměřte na přesnost měřených signálů, snadnou obsluhu a nízkou spotřebu. Navrhněte obvodové zapojení dílčích částí přístroje.

Dále kladně otestujte dílčí části přístroje. Vytvořte kostru ovládacího programu řídicího procesoru. Sestavte podklady pro desky plošných spojů digitálního osciloskopu a ty realizujte.

Naprogramujte funkci celého digitálního osciloskopu. Proveďte detailní testování vyvinutého přístroje.

DOPORUČENÁ LITERATURA:

[1] Pandatron.cz – Elektrotechnický magazín. USB osciloskop [online]. 2009 – [cit. 17.12.2009]. Dostupné na www: http://pandatron.cz/?513&usb_osciloskop.

[2] VOJÁČEK, A. Porovnání vlastností CPU ColdFire a ARM [online]. HW server s.r.o., 2007 – [cit. 17.12.2009]. Dost. na www: <http://hw.cz/teorie-praxe/art2111-porovnani-vlastnosti-cpu-coldfire-arm.html>.

Termín zadání: 7.2.2011

Termín odevzdání: 20.5.2011

Vedoucí práce: doc. Ing. Tomáš Frýza, Ph.D.

prof. Dr. Ing. Zbyněk Raida

Předseda oborové rady

UPOZORNĚNÍ:

Autor diplomové práce nesmí ani vytvářením diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení druhé části druhé, hlavy VI. díl 4 Trestního zákoníku č. 40/2009 Sb.

ABSTRAKT

Následující práce je zaměřená na návrh digitálního osciloskopu. Vstupní obvody však budou řešeny analogově. Pro rychlé zpracování digitální dat z výstupu A/D převodníků bude použit obvod DSP (od firmy Texas Instruments). Komunikaci s uživatelem zajistí LCD displej s dotykovým panelem.

Výstupem by mělo být plně funkční zařízení, umožňující měření průběhu napětí v rozsahu desítek mV až desítek V s kmitočtovým rozsahem od stejnosměrného signálu do kmitočtu desítek MHz.

KLÍČOVÁ SLOVA

Vstupní obvody, A/D převod, DSP, LCD displej, dotykový panel, osciloskop.

ABSTRACT

This work is focused to digital handheld oscilloscope. Input circuits are solved by analog devices. DSP (Texas Instruments company) will be used for fast processing of signals from output A/D convertors. LCD display with touch screen is used for interaction with user.

The result will be fully functional device. It would measure voltage waveforms within the scope from tens mV to tens V with transmission bandwidth from direct-current signal up to tens of MHz.

KEYWORDS

Input circuits, A/D convertor, DSP, LCD, touch screen, oscilloscope.

KULIG, T. *Realizace digitálního osciloskopu*. Brno: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, 2011. 86 s. Vedoucí semestrální práce doc. Ing. Tomáš Frýza, Ph.D.

PROHLÁŠENÍ

Prohlašuji, že svou diplomovou práci na téma Realizace digitálního osciloskopu jsem vypracoval samostatně pod vedením vedoucího diplomové práce a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce.

Jako autor uvedené diplomové práce dále prohlašuji, že v souvislosti s vytvořením tohoto semestrálního projektu jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a/nebo majetkových a jsem si plně vědom následků porušení ustanovení § 11 a následujících zákona č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon), ve znění pozdějších předpisů, včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č. 40/2009 Sb.

V Brně dne

.....

(podpis autora)

PODĚKOVÁNÍ

Děkuji vedoucímu diplomové práce doc. Ing. Tomáši Frýzovi, Ph.D. za účinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady při zpracování mé diplomové práce.

V Brně dne

.....

(podpis autora)

OBSAH

SEZNAM OBRÁZKŮ	ix
SEZNAM TABULEK.....	xi
ÚVOD	- 1 -
1 SYSTÉMOVÝ ROZBOR OSCILOSKOPU	- 2 -
1.1 Vstupní obvody.....	- 3 -
1.1.1 Omezovač napětí a volba módů	- 3 -
1.1.2 Atenuátor	- 5 -
1.1.3 Antialiasingový filtr	- 6 -
1.1.4 Symetrizující zesilovač.....	- 7 -
1.1.5 Diferenční Zesilovač	- 7 -
1.2 A/D převodník	- 8 -
1.2.1 ADS5521 princí činnosti	- 9 -
1.2.2 Parametry ADS5521.....	- 9 -
1.2.3 CDC421A100 Krystalový oscilátor	- 11 -
1.2.4 Zdroj napětí	- 11 -
1.3 Signálový procesor TMS320C6713.....	- 11 -
1.3.1 Obecný popis procesoru	- 11 -
1.3.2 Vývojová deska s DSP TMS320C6713	- 12 -
1.4 Mikrokotrolér LPC2378	- 13 -
2 REALIZACE	- 14 -
2.1 Návrh rozsahu atenuátoru	- 14 -
2.2 Řízení relé - rozsahy	- 16 -
2.2.1 Řízení relé - ostatní.....	- 17 -
2.2.2 Řízení relé – zařazení zesilovače.....	- 17 -
2.3 Ostatní výpočty.....	- 19 -
2.3.1 Odpory pro definici typu výstupních dat.....	- 19 -
2.3.2 Omezovače napětí se Zenerovými diodami	- 20 -
2.3.3 Signalizace přítomnosti napájení.....	- 20 -
2.3.4 Referenční napětí pro výstup zdroje hodinového signálu.	- 21 -
2.4 Realizace desek.....	- 22 -
2.4.1 Deska atenuátoru	- 22 -
2.4.2 Deska převodníku.....	- 22 -
2.4.3 Propojení desek	- 24 -
2.5 Výsledky měření desky atenuátoru.....	- 24 -
3 POUŽITÁ ROZHRANÍ A JEJICH VYUŽITÍ.....	- 28 -
3.1 Host Port Interface	- 28 -
3.1.1 Obecný popis.....	- 28 -
3.1.2 HPI u TMS320C6713.....	- 28 -
3.1.3 Průběhy čtení a zápisu dat na sběrnici HPI	- 29 -
3.1.4 Čtení	- 29 -
3.1.5 Zápis	- 30 -
3.1.6 Předávání dat pomocí rozhraní HPI	- 30 -

3.1.7	HPI.h	- 32 -
3.2	Řízení vstupní části a desky převodníku.....	- 32 -
3.2.1	Expandér.....	- 33 -
3.2.2	I2C Expander „Zesilo“	- 33 -
3.2.3	I2C Expander „Atenua“	- 33 -
3.2.4	I2C Expander „Spotre“	- 34 -
3.2.5	SPI A/D převodník	- 34 -
3.2.6	SPI D/A převodník (offset).....	- 35 -
4	LCD DISPLEJ S DOTYKOVÝM PANELEM	- 36 -
4.1	Zobrazovací část	- 36 -
4.1.1	Základní údaje	- 36 -
4.1.2	Propojení s procesorem ARM	- 37 -
4.1.3	Řízení displeje	- 37 -
4.2	Dotykový panel.....	- 44 -
4.2.1	Řízení dotykového panelu	- 45 -
4.2.2	Propojení s ARM procesorem	- 46 -
5	PROGRAM DSP.....	- 47 -
5.1	Základní koncepce	- 47 -
5.2	Vývojový diagram	- 47 -
5.3	Funkce jednotlivých vláken	- 48 -
5.3.1	vlakno_DMA.....	- 48 -
5.3.2	vlakno_VST	- 49 -
5.3.3	vlakno_HPI.....	- 49 -
5.3.4	vlakno_ZPR.....	- 50 -
6	ZÁVĚR	- 51 -
	LITERATURA.....	- 52 -
	SEZNAM SYMBOLŮ, VELIČIN A ZKRATEK	- 54 -
	SEZNAM PŘÍLOH.....	- 56 -

SEZNAM OBRÁZKŮ

Obr. 1.1: Blokové schéma osciloskopu.....	- 2 -
Obr. 1.2: Blokové schéma vstupních obvodů.	- 3 -
Obr. 1.3: Omezovač napětí a volba módů.....	- 3 -
Obr. 1.4: Omezovač napětí.....	- 4 -
Obr. 1.5: Přepínání vstupního módu (vazba).	- 4 -
Obr. 1.6: Přepínání vstupního odporu.	- 5 -
Obr. 1.7: Blokové schéma attenuátoru.	- 5 -
Obr. 1.8: Spínače pro přepínání rozsahů.....	- 5 -
Obr. 1.9: Schéma jednoho rozsahu attenuátoru.....	- 6 -
Obr. 1.10: Zapojení symetrizujícího diferenčního zesilovače.....	- 7 -
Obr. 1.11: Pomocné obvody A/D převodníku.	- 9 -
Obr. 1.12: Blokové schéma převodníku ADS5521 [11].	- 9 -
Obr. 1.13: Různé druhy vzorkování.....	- 10 -
Obr. 1.14: Vnitřní architektura DSP C6713.....	- 12 -
Obr. 1.15: Vývojová deska s procesorem TMS320C6713.....	- 12 -
Obr. 1.16: Vývojová deska s mikrokotrolérem LPC2378.....	- 13 -
Obr. 2.1: Obecný blok pro jeden rozsah attenuátoru.....	- 14 -
Obr. 2.2: Frekvenční přenosy attenuátoru.	- 15 -
Obr. 2.3: Časový průběh vstupního a výstupního napětí attenuátoru.....	- 16 -
Obr. 2.4: Optočlen SFH690.	- 16 -
Obr. 2.5: Řízení cívky určené pro změnu rozsahu.	- 16 -
Obr. 2.6: Řízení cívky pro ostatní účely.	- 17 -
Obr. 2.7: Řízení relé pro zařazení zesilovače.....	- 18 -
Obr. 2.8: Odporový dělič pro definování výstupního formátu dat A/D převodníku.....	- 19 -
Obr. 2.9: Obecné schéma omezovače napětí.....	- 20 -
Obr. 2.10: Indikace napájecích napětí.....	- 21 -
Obr. 2.11: Řešení výstupu syntezátoru kmitočtu.	- 21 -
Obr. 2.12: Blokové schéma napájení. desky attenuátoru.	- 22 -
Obr. 2.13:Principiální schéma desky převodníku.	- 23 -
Obr. 2.14: Distribuce napájení na desce převodníku.	- 23 -
Obr. 2.15: Propojení desek attenuátoru a převodníku.	- 24 -
Obr. 2.16: Frekvenční přenos desky attenuátoru.....	- 26 -
Obr. 3.1: HPI mezi DSP a ARM.	- 28 -
Obr. 3.2: Průběh signálu na HPI rozhraní při čtení.....	- 29 -
Obr. 3.3: Průběh signálu na HPI rozhraní při zápisu.	- 30 -
Obr. 3.4: Expander PCF8574.	- 33 -
Obr. 4.1: Doplnění LSB bitů barevných složek R a B.	- 36 -
Obr. 4.2: Průběhy řídicích signálů pro řadič displeje.....	- 36 -
Obr. 4.3: Propojení displeje a ARM procesoru.....	- 37 -
Obr. 4.4: Piny použité pro komunikaci s řadičem displeje.	- 37 -
Obr. 4.5: Provázání knihoven a hardwaru.....	- 37 -
Obr. 4.6: Princip nastavení adresy pro vykreslování ([x, y] je právě vykreslovaný bod).	- 39 -
Obr. 4.7: Diskretizace úsečky.	- 40 -
Obr. 4.8: Ukázka rastru.	- 41 -

Obr. 4.9: Masky pro definování písem, vlevo 8x10 a napravo 11x16.	- 42 -
Obr. 4.10: Ukázka aktivní a neaktivní položky.....	- 43 -
Obr. 4.11: Zobrazené menu vytvořené voláním funkce MENU_položky(...)	- 43 -
Obr. 4.12: Ukázky několika posuvníků.....	- 43 -
Obr. 4.13: Připojení dotykového panelu k driveru.....	- 44 -
Obr. 4.14: Princip čtení dotykového displeje.....	- 44 -
Obr. 4.15: Zapojení vstupní části driveru dotykového panelu.	- 45 -
Obr. 4.16: Piny použité pro komunikaci s řadičem dotykové části displeje.	- 46 -
Obr. 5.1: Systém práce s periferiemi.....	- 47 -
Obr. 5.2 Vývojový diagram programu.....	- 48 -
Obr. 5.3 Realizace DMA režimu.....	- 49 -
Obr. 5.4:Vývojový diagram vlakno_VST.....	- 49 -
Obr. 5.5:Vývojový diagram vlakno_HPI.	- 50 -
Obr. 5.6: Vývojový diagram vlakno_ZPR.	- 50 -

SEZNAM TABULEK

Tab. 1.1: Parametry diferenčních zesilovačů.	- 8 -
Tab. 1.2: Základní parametry A/D převodníku.	- 10 -
Tab. 1.3: Základní parametry syntetizátoru.	- 11 -
Tab. 1.4: Fyzicky přítomné piny.	- 13 -
Tab. 2.1: Hodnoty součástek pasivní části atenuátoru.	- 14 -
Tab. 2.2: Význam úrovní napětí pro pin DFS [11].	- 19 -
Tab. 2.3: Přenos desky atenuátoru pro rozsahy 2:1 a 5:1.	- 25 -
Tab. 2.4: Přenos desky atenuátoru pro rozsahy 10:1 a 25:1.	- 25 -
Tab. 2.5: Přesnost přenosu desky atenuátoru pro rozsahy 2:1, 5:1, 10:1 a 25:1.	- 26 -
Tab. 3.1: Význam signálu HPI rozhraní.	- 28 -
Tab. 3.2: Výběr HPI registru.	- 29 -
Tab. 3.3: Popis bitů kontrolního registru.	- 29 -
Tab. 3.4: Možnosti nastavení převodníku.	- 34 -
Tab. 4.1: Nastavení driveru.	- 45 -
Tab. 4.2: Řídící slovo driveru dotykového panelu.	- 46 -

ÚVOD


Od počátku vývoje elektrotechniky byla potřeba nějakým způsobem zjišťovat, jak daný obvod funguje. Prvotní měřidla představovaly spíše indikátory (např. žárovky), které svým rozsvícením naznačily přítomnost napětí (proudu). S tím jak šel vývoj techniky dopředu, stoupaly nároky na určení vlastností daného elektronického obvodu. Nestačilo jen vědět, že tam napětí či proud je, ale bylo třeba určit i jejich velikost a směr popřípadě kmitočet. Začalo se proto s měřením časově proměnných veličin. I když tato měření byla vhodná pro vysokofrekvenční signály, nebylo možné říct nic o jejich průběhu, který do značné míry může vyvrátit přesnost tohoto měření (například efektivní hodnotu signálu, která je závislá na jeho průběhu).

Tehdy se objevila myšlenka sestavit zařízení schopné měřit základní parametry signálu (amplitudu, efektivní hodnotu, frekvenci atd.) a zároveň zobrazit jeho průběh. A tak se zrodil osciloskop. V té době ještě analogový s vakuovou obrazovkou. Vývojem techniky přešlo zpracování signálu do digitální oblasti a zobrazení z vakuové obrazovky na LCD. Dnes jsou analogové pouze vstupní obvody pro úpravu signálu před jeho převedením do digitální formy. O zobrazení a komunikaci s uživatelem se stará dotykové LCD.

V následujícím textu bude popsán návrh a realizace digitálního osciloskopu s dotykovým displejem. Výsledné zařízení by mělo být schopno měřit napětí od stovek mV do desítek V s frekvencí do desítek MHz. Samozřejmě nebude dosahovat parametrů špičkových osciloskopů současné doby, ale naznačí jaké jsou možnosti a dostupnost techniky pro koncového uživatele.

1 SYSTÉMOVÝ ROZBOR OSCILOSKOPU

I když se jedná o digitální osciloskop, vstupní obvody pro úpravu signálu na potřebnou úroveň jsou analogové. Rozlišení analogové a digitální části osciloskopu je na blokovém schématu (obr.1.1) rozlišeno barevným podložením jednotlivých bloků. Modře podloženy jsou analogové části a oranžově digitální. Celý osciloskop se dá rozdělit na 4 hlavní části: vstupní obvody, převod z analogového vyjádření na digitální, zpracování dat a jejich zobrazení. Blokové schéma je kresleno s ohledem na zpracování signálu, proto chybí dvě důležité části, které jsem z důvodu přehlednosti vynechal, napájecí obvody a obvody generování hodinového signálu.



Obr. 1.1: Blokové schéma osciloskopu.

Převod z analogového světa do digitálního zajišťuje A/D (Analog to Digital) převodník s integrovaným vzorkovačem.

Většina zpracování signálů probíhá v obvodu DSP (Digital Signal Processor), který také řídí rozsahy attenuátoru (sběrnice I2C) a zesilovače (sběrnice SPI (Serial peripheral Interface)). Data jsou do DSP ukládána pomocí DMA (Direct Memory Access) režimu. Mikrokontrolér představuje spojení mezi uživatelem a samotným zařízením. Zobrazuje data na základě požadavků uživatele (např. efektivní hodnotu a amplitudu napětí, frekvenci atd.) zpracované DSP procesorem, kterému předává požadavky uživatele. Komunikace mezi DSP a mikrokontrolérem využívá rozhraní HPI (Host Port Interface).

1.1 Vstupní obvody

Vstupní obvody mají pět základní části: volbu módu s omezovačem napětí, attenuátor, antialiasingový filtr, symetrizující zesilovač a diferenční zesilovač (viz obr.1.2).



Obr. 1.2: Blokové schéma vstupních obvodů.

Na jejich kvalitě závisí přesnost celého přístroje, pokud zde dojde ke zkreslení signálu, ani sebelepší A/D převodník nedokáže tuto chybu vykompenzovat. Mezi prvními čtyřmi bloky (obr.1.2) je pouze jedna signálová cesta představující nesymetrický signál vztahený vůči zemi, kde se může uplatňovat vliv souhlasného napětí nebo nesymetrie aktivních prvků (v tomto případě operačních zesilovačů). Proto se mezi zbylými bloky přenáší signál diferenčně, který umožňuje potlačit výše zmíněné nevýhody (rušení). Jeho nevýhodou je potřeba diferenčních zesilovačů, které jsou ale dnes velmi dobře dostupné. Diferenční přenos se uplatňuje až za attenuátorem z důvodu ochrany diferenčního zesilovače, který není schopen zpracovávat velké signály. Nyní se blíže seznámíme s jednotlivými bloky.

1.1.1 Omezovač napětí a volba módů


Je první blok zařazený do cesty signálu na vstupu, chrání zařízení proti velkým hodnotám vstupního napětí. Za ním následuje volba vstupní vazby a odporu (viz obr. 1.3).



Obr. 1.3: Omezovač napětí a volba módů.

Omezovač každé polarity je složen ze dvou součástí (obr. 1.4). První je běžná usměrňovací dioda, která vybírá polaritu omezovaného napětí (zabraňuje otevření Zenerovy diody v propustném směru). Druhou je Zenerova dioda sloužící pro určení omezovaného napětí. Pro omezení úrovně signálu na jedné cestě je tak potřeba čtyř součástí (omezení v obou polaritách).


Výhodou je jednoduchost zapojení. Problém by u omezovače mohl nastat, když bude vstupní napětí na hranici otevření diod a do obvodu se začnou šířit vyšší harmonické generované nelinearitami diod. Tento problém není nijak řešen z důvodů malé pravděpodobnosti vstupního napětí s úrovní 100 V_{ss}.



Obr. 1.4: Omezovač napětí.


Výpočet hodnot součástek omezovače je uveden v kapitole 2.3.2.

Volba módu v sobě zahrnuje typ vstupní vazby a velikost vstupního odporu. Jejich přepínání je zprostředkováno pomocí relé přenášejících vysokofrekvenční signály TQ2-5V [1]. Výpočty součástek řídicích obvodů relé, které vybírají vazbu a vstupní odpor jsou uvedeny v kapitole 2.2. Vazba může být buď střídavá nebo stejnosměrná obr.1.5 [4]. Kondenzátor C34 je keramický s hodnotou 100 nF a maximální napětí 250 V. Řízení bude provádět obvod DSP v závislosti na nastavené hodnotě (tu zadá uživatel pomocí dotykového displeje osciloskopu).



Obr. 1.5: Přepínání vstupního módu (vazba).

Velikost vstupního odporu může nabývat dvou hodnot: 1 M Ω nebo 50 Ω (obr. 1.6) [4]. Nahoře (označeno vstup) je výběr vazby a napravo atenuátor (označeno výstup). Odpor 50 Ω není tvořen jen jednou součástí pro větší výkonové zatížení (4 paralelní odpory s hodnotou 200 Ω). Se vstupním odporem 50 Ω však není možné mít stejně velký vstupní rozsah napětí, jako při vstupním odporu 1 M Ω . Pro vstupní odpor 1 M Ω bude maximální rozsah vstupního napětí 100 V_{ss} a pro 50 Ω 10 V_{ss}.




Obr. 1.6: Přepínání vstupního odporu.

1.1.2 Atenuátor


Atenuátor slouží pro snížení úrovně signálu na hodnotu ± 1 V ($2 V_{ss}$), zároveň zajišťuje vstupní odpor $1 M\Omega$ pro všech 6 plánovaných rozsahů (1:1, 2:1, 5:1, 10:1, 25:1 a 50:1). Změna rozsahu atenuátoru se provádí změnou vnitřního bloku (dochází k jeho přepínání na vstupu i výstupu, zvýší se izolace mezi jednotlivými kanály). Na vstupu se rozsahy přepínají pomocí relé [2] a na výstupu analogovými multiplexery [3] pracujícími do vysokých kmitočtů. Nezařazené bloky ostatních rozsahů se z důvodů vybití kapacit připojují na zem [4]. Rozsah 1:1 je zařazen kvůli vložení následujícího bloku diferenčního zesilovače tak, aby jeho vstupní odpor byl opět $1 M\Omega$.

Celkově je atenuátor tvořen pěti částmi (viz obr. 1.7).



Obr. 1.7: Blokové schéma atenuátoru.

První část je tvořena jazýčkovými relé a třetí analogovými multiplexery ADG1236 [3]. Jejich zapojení a řízení je ukázáno na obr. 1.8.




Obr. 1.8: Spínače pro přepínání rozsahů.

Oranžovou barvou je nakresleno jazýčkové relé, které obsahuje pouze jeden spínací kontakt. Pokud na cívku není přivedeno napětí je relé rozepnuto v opačném případě je sepnuto napětím kolem 4 V. Červenou barvou je označen analogový přepínač (multiplexer), který obsahuje dva přepínací kontakty. Je tak použit pro 2 rozsahy. Na vstupy přepínačů jsou přiváděny výstupy jednotlivých rozsahů, které se buď přepínají na výstup nebo uzemňují. Přepínač je napájen symetrickým napájecím napětím ± 15 V. Fialovou barvou je znázorněno řízení obou spínačů, které vychází z jednoho signálu. Pro galvanické oddělení řídicího DSP od těchto přepínačů slouží optočlen.

Druhý blok je pasivní a slouží pro samotné dělení signálu podle zvoleného rozsahu. Pro nízké kmitočty je tvořen pouze odporovou sítí. Pro vysoké kmitočty je tato síť kompenzována pomocí kapacit (v každém rozsahu je navíc možno nastavovat podélnou a příčnou kapacitu) [4]. Ukázka zapojení jednoho rozsahu je na obr. 1.9 [4]. Hodnoty součástek pro všechny rozsahy jsou shrnuty v kapitole 2.1. Hodnoty odporů jsou vypočteny, ale hodnoty kondenzátorů se musí zjisti měřením, aby byla provedena co nejlepší kompenzace. Jejich orientační hodnota je zjištěná simulací.

R_1 a R_2 tvoří spolu s R_3 odporový dělič, který má vstupní odpor stále $1\text{ M}\Omega$. C_1 , C_2 a C_3 slouží pro kompenzaci děliče na vyšších kmitočtech. Odpor R_3 a kapacitní trimr C_V jsou připojeny na výstupu pro všechny rozsahy. C_4 slouží pro nastavení konstantní kapacity attenuátoru na všech rozsazích. Pro lepší přesnost hodnot odporů (respektive děliče) jsou jednotlivé odpory tvořeny paralelní kombinací maximálně tří odporů s 1 % tolerancí hodnot.



Obr. 1.9: Schéma jednoho rozsahu attenuátoru.

Pátou částí attenuátoru je impedanční oddělovač. Vzhledem ke zpracování vysokých kmitočtů má většina aktivních prvků malý vstupní odpor (přizpůsobení pro $50\ \Omega$) a proto je potřeba oddělit pasivní část, kde hodnota výstupního odporu dosahuje stovek $\text{k}\Omega$ a aktivní část (tvořena neinvertujícím vstupem diferenčního zesilovače), která má vstupní odpor řádově stovky Ω . Jako impedanční oddělovač je použit operační zesilovač ADA4817 [5] v zapojení sledovače. Před ním jsou omezovače chránící zesilovač a další součástky, které jsou v cestě signálu. Jejich zapojení je stejné jako omezovačů na vstupu (obr. 1.4). Přesné hodnoty součástek jsou uvedeny v kapitole 2.3.2.


1.1.3 Antialiasingový filtr

Jedná se o filtr typu dolní propust, který má za úkol omezit frekvence vstupující do A/D převodníku tak, aby frekvence vzorkování A/D převodníku byla minimálně dvojnásobkem maximální vstupní frekvence (Shannon-Kotelnik teorém).

Vzhledem k vysoké frekvenci vzorkovacího signálu, který podporuje A/D převodník a nízké velikosti mezní frekvence atenuátoru a řízeného zesilovače odpouštím od realizace tohoto filtru.

1.1.4 Symetrizující zesilovač

Jako symetrizující zesilovač je použit diferenční zesilovač ADA4937 [6]. Zesilovač je zapojen podle datového listu [6]. Zapojení umožňuje z nesymetrického signálu vytvořit symetrický. Invertující vstup zesilovače je pomocí odporového děliče zapojený mezi výstup zpětné vazby a zem (obr. 1.10). Vstupní signál je zapojen na neinvertující vstup. Přenos zesilovače je nastaven na jedničku. Na výstupu zesilovače je přímo připojen A/D převodník nebo se mezi něj a A/D převodník zapojuje diferenční zesilovač, který slouží pro zpracování slabých signálů.



Obr. 1.10: Zapojení symetrizujícího diferenčního zesilovače.

Invertující vstup může být uzemněn a nebo se na něj přivede ofsetové napětí a vstupní signál se tak může stejnosměrně posouvat. Diferenční výstup je mezi signály $OUT+$ a $OUT-$. $/PD$ (Power Down) slouží pro přechod do úsporného režimu (aktivní v nule). V_{OCM} je stejnosměrné předpětí výstupního signálu, které generuje A/D převodník.

1.1.5 Diferenční Zesilovač

Slouží pro zesílení slabého signálu pomocí diferenčního zesilovače s říditelným zesílením. K dispozici byla řada diferenčních zesilovačů, jejichž vlastnosti jsou shrnuty v tab. 1.1. Říditelný zesilovač je použit z důvodu složitého návrhu zesilovače se zpětnou vazbou udávající jeho zesílení pro vyšší frekvence (přítomnost rušivých signálů, náchylnost na rozkmitání).

Hodnota v závorce u zesílení udává krok změny zesílení. Rozhraní může být buď paralelní (par) nebo sériové (ser). Hodnota na druhém řádku spotřeby je spotřeba v úsporném režimu. Třetí a čtvrtý zesilovač se nedá použít, protože nezpracovávají signál od stejnosměrné hodnoty. Zbývají tedy první dva PGA870 a AD8366, s přihlédnutím ke spotřebě nakonec zvítězil zesilovač PGA870, který má šířku pásma od stejnosměrného signálu až po 650 MHz.

Celkem jsou k dispozici 4 rozsahy (zesílení: 1 x, 2 x, 5 x, 10 x). Zesilovač bude zařazen pouze za rozsahem atenuátoru 1:1 kvůli zajištění vstupního odporu zařízení 1 MΩ.

Tab. 1.1: Parametry diferenčních zesilovačů.

obvod	šířka pásma	zesílení (krok)	počet kanálů	rozhraní	spotřeba
PGA870 [7]	DC ¹⁾ ÷ 650 MHz	-1,5 ÷ 20 dB (0,5 dB)	1	paralel	0,495 W 16,5 mW
AD8366 [8]	DC ¹⁾ ÷ 600 MHz	4,5 ÷ 20,25 dB (0,25 dB)	2	paralel/serial	0,9 W 16 mW
AD8369 [9]	LF ²⁾ ÷ 600 MHz	-10 ÷ 35 dB (3 dB)	1	paralel	0,21 W 5 mW
AD8370 [10]	LF ²⁾ ÷ 750 MHz	6 ÷ 34 dB (³⁾)	1	serial	0,4 W 25 mW

¹⁾ Stejnosměrný signál

²⁾ Jedná se o nízkou frekvenci závislou na připojených součástkách k zesilovači.


³⁾ U tohoto zesilovače je proměnná velikost kroku.

1.2 A/D převodník

Pokud bychom chtěli zpracovávat data pouze v malém rozsahu byl by A/D převodník nejdůležitější částí osciloskopu. V případě požadavku velkého rozsahu úrovní měření, má stejnou váhu jako vstupní obvody. Jedná se o obvod, který ze spojitého signálu (v čase i hodnotě) udělá signál diskretní (opět v čase i hodnotě). To sebou přináší určitou ztrátu informace danou konečným počtem úrovní signálu v hodnotě (tzv. kvantizační šum) a čase (velmi rychlé změny nejsou zaznamenány).

Důležité pro A/D převodník je, aby byla hodnota signálu na vstupu v době převodu konstantní. To je zajištěno pomocí vzorkovacích obvodů. Moderní A/D převodníky mají tyto vzorkovače umístěny na stejném čipu. Pro osciloskop jsem zvolil převodník ADS5521 [11] od firmy Texas Instruments, který disponuje: rozlišením 12 bitů (11,3 efektivních), vzorkovacím kmitočtem 2 ÷ 105 MHz a šířkou pásma 750 MHz.


Vybraný A/D převodník potřebuje ke své činnosti podpůrné obvody. Nejdůležitější jsou napájecí obvody (nejlépe bez spínaného zdroje, který vnáší velké rušení) a zdroj hodinového signálu. Zdroj hodinového signálu je realizován pomocí krystalem řízeného oscilátoru CDC421A100 [12]. Zapojení A/D převodníku s podpurnými obvody je na obr. 1.11.



Obr. 1.11: Pomocné obvody A/D převodníku.

1.2.1 ADS5521 principi činnosti

Vybraný převodník nepoužívá převzorkování, ale je založen na Shannon - Kotelnikově teorému (vzorkovací kmitočet musí být minimálně dvojnásobkem maximálního vstupního kmitočtu při vzorkování v reálném čase). Tento teorém nemusí být splněn při sekevenční vzorkování (kapitola 1.2.2). Jedná se o převodník typu pipeline (potrubí - převod probíhá jakoby v paralelních větvích). Blokové schéma je na obr. 1.12.



Obr. 1.12: Blokové schéma převodníku ADS5521 [11].

Nejprve se převede horních pět bitů a zpětným převodem se odečte jejich váha od signálu. Zesilovač A2 má takové zesílení že posune rozdílový signál na stejnou úroveň, jako byl na vstupu (zesílení 2^5). Dalších 5 bitů se získá stejným způsobem. Poslední čtyři bity se získají pouhým převedením zbytkového signálu. Jak vidíme $5+5+4$ je 14 a nikoliv dvanáct. Dva bity slouží pro korekci chyby zesilovačů A2 a A3 mezi jednotlivými stupni (pipeline). Tyto zesilovače mají poměrně velkou nelinearitu vlivem velké šířky pásma. S klesající hodnotou zesílení však tato nelinearita klesá (stejně jako nelinearita D/A převodníků). Z toho vyplývá, že nejlepší by bylo, kdyby A/D a D/A převodníky byly jednobitové a zesilovač by pak měl zesílení dva a malé zkreslení s velkou šířkou pásma. Bloky TH_n jsou sledovače signálu s pamětí. Mimo dobu vzorkování sledují signál, v okamžiku převodu ho zachytí do paměti a udržují ho konstantní po celou dobu převodu. Po skončení převodu opět sledují signál.


1.2.2 Parametry ADS5521

Parametry jsou pro přehlednost shrnuty v tab. 1.2 [11].

Tab. 1.2: Základní parametry A/D převodníku.

Obecné:			
vzorkovací kmitočet	2 – 105	MHz	
rozlišení	12 (11,3 ENOB)	bitů	
vstupní šířka pásma	750	MHz	
Napájení:			
napětí		odběr	
3,3 V	analogové	185	mA
3,3 V	digitální	65	mA
Analogový vstup:			
U_{ss}	2,3	V	
U_{cm}	1,55	V	
Dynamické chyby:			
diferenciální nelinearita (70 MHz)	$\pm 0,25$ (max 0,5)	LSB	
integrální nelinearita (70MHz)	$\pm 0,5$ (max 1,5)	LSB	
ofset	-11 až 11	mV	
chyba zesílení	-2 až 2	% z FS	

K zamyšlení je možná fakt, že převodník má maximální vzorkovací frekvenci 105 MHz čemuž by odpovídala maximální vstupní frekvence převáděného signálu kolem 50 MHz, ale šířka pásma je 750 MHz. Vzorkovací teorém platí pro vzorkování v reálném čase jakéhokoli signálu (náhodného či periodického). Pokud však budeme vzorkovat sekvenčně můžeme dosáhnout mnohem větší šířky pásma převodu. Podmínkou však je periodicitu měřeného signálu. Pro pochopení tohoto typu vzorkování je přiložen obr. 1.13.



Obr. 1.13: Různé druhy vzorkování.

Vzorkování v reálném čase má mezi vzorky stále stejnou dobu odpovídající vzorkovací frekvenci f_{vz} . Oproti tomu sekvenční vzorkování vychází s periodicitu signálu a v každé periodě

odebírání pouze jeden vzorek. Způsob odběru je založen na posouvání o stejné kvantum času Δt . Pro rekonstrukci signálu je tedy nutné uložit i okamžik odběru vzorku.

1.2.3 CDC421A100 Krystalový oscilátor

Jedná se o krystalem řízený oscilátor [12] s velmi nízkým jitterem (chvěním kmitočtu) s diferenčním výstupem ve formátu LVPECL. LVPECL je nízkonapětové diferenční rozhraní s otevřenými emitory. Na výstup je nutno připojit odpory proti zemi, celkové zapojení je uvedeno v kapitole 2.3.4. Základní parametry jsou shrnuty v tab. 1.3.

Tab. 1.3: Základní parametry syntetizátoru.

Obecné:		
f	100	MHz
jitter	380	fs
Krystal:	33,3333	MHz
Napájení:		
Vcc	3,0 - 3,6	V

1.2.4 Zdroj napětí

A/D převodník vyžaduje dva oddělené napájecí okruhy 3,3 V: jeden analogový a druhý digitální. Oba okruhy musí mít oddělené země pro zamezení rušení výstupu převodníku ze vstupu. Na desku s převodníkem je přivedeno napájení +5 V a pomocí SMD stabilizátorů vytvořeno potřebné napětí 3,3 V. Pro optimální rozložení odběru na jednotlivé stabilizátory má A/D převodník k dispozici celkem 3. Dva pro analogovou část a jeden pro digitální.

1.3 Signálový procesor TMS320C6713

1.3.1 Obecný popis procesoru

Jedná se o 32 bitový digitální signálový procesor pracující s plovoucí desetinou čárkou (floating point) [13]. Základem celého procesoru je jádro složené z 8 výkonových jednotek a cache pamětí umožňující zpracování instrukcí typu VLIW (Very Long Instruction Word). Jádro je k perifériím připojováno pomocí EDMA (Enhanced Direct Memory Access) kontroléru (16 kanálů) Základní blokové schéma je na obr. 1.14.


VLIW slouží ke sdružení až osmi 32 bitových instrukcí do jednoho instrukčního paketu, který se pak vykoná najednou (každá výkonná jednotka zpracovává jednu instrukci). Tohoto ideálního stavu se nedá dosáhnout vždy neboť jednotky nezpracovávají stejné instrukce.

Zeleně podložený blok na obr.1.14 je jádro procesoru. V jádru jsou tři základní bloky zpracování instrukčního paketu a 8 jednotek rozdělených do dvou paralelních cest. Můžeme si povšimnout že obě cesty mají stejně pojmenované jednotky.

Instrukční paket se zachytí,rozbalí, dekoduje a následně rozdělí do jednotlivých cest. Poté se instrukce předají jednotlivým výkonným jednotkám. K dispozici je 6 jednotek, které umí zpracovávat čísla v pevné i plovoucí řádové čárce a 2 pro práci pouze v pevné řádové čárce (jde o jednotky adresace označeny písmenem *D*). Přes jednotky *D* je také možné předávat v omezeném rozsahu data mezi jednotlivými cestami. Jednotky *M* jsou určeny pro násobení, *L* a *S* slouží pro obecné použití (aritmetické, logické operace a funkce řízení běhu programu).

Fialově podložené bloky slouží zejména jako paměť pro načítání instrukcí a bezprostřední ukládání výsledku operací (jde zejména o L1 cache paměti). Paměť L2 slouží u TMS320C6713 jako paměť programu. Lze nastavit, jak velká část této paměti bude plnit také funkci cache.

Žlutě jsou označeny bloky představující periferie a kontakt s okolním světem. Všechny tyto bloky jsou propojeny pomocí EDMA kontroléru (přístup do paměti bez použití jádra).




Obr. 1.14: Vnitřní architektura DSP C6713.

Skrze rozhraní *EMIF* (External Memory Interface) lze k procesoru připojit externí paměti libovolného druhu. *MCASP0,1* (Multichannel Audio Serial Port) a *MCBSP0,1* jsou obecná sériová rozhraní (lze například nastavit jako UART (Universal Asynchronous Receiver Transceiver), SPI atd.). *I2C0,1* jsou dvou vodičová sériová rozhraní od firmy Philips. O využití portů procesoru se stará periferie GPIO. HPI rozhraní bude blíže popsáno v kapitole 3.1.

Pro osciloskop budou použita rozhraní *EMIF*, *I2C*, *MCASP0*, *HPI* a *GPIO*. *EMIF* poslouží pro přenos dat od převodníku (deska se bude jevit jako paměť). *I2C0*, *MCASP0* a *GPIO* pro řízení desek. *HPI* pro posílání dat určených k zobrazení a přijímání požadavků od uživatele.

1.3.2 Vývojová deska s DSP TMS320C6713

Na obr. 1.15 je vývojová deska obsahující procesor TMS320C6713.



Obr. 1.15: Vývojová deska s procesorem TMS320C6713.

Vzhledem k malé rozteči pinů rozšiřujících konektorů (1,27 mm x 1,27 mm) na vývojové desce jsem byl nucen navrhnout redukci, její schéma a deska plošného spoje je v příloze B.

1.4 Mikrokontrolér LPC2378


Tento mikrokontrolér je použit pro řízení displej, který poskytuje obousměrnou komunikaci s uživatelem. Jedná se o mikrokontrolér s 32 bitovým jádrem ARM7TDMI [14]. Tomu jsou přizpůsobeny i šířky vstupně/výstupních portů, které jsou 32 bitové. Vzhledem k omezenému počtu vývodů pouzdra mikrokontroléru jsou však některé porty omezeny (viz tab. 1.4).

Tab. 1.4: Fyzicky přítomné piny.

port	piny	fyzicky přítomné piny
0	0 - 31	0 – 31
1	0 - 31	0, 1, 4, 6, 8 - 10, 14 – 31
2	0 - 31	0 – 13
3	0 - 31	0 - 7, 23 – 26
4	0 - 31	0 - 15, 24, 25, 28 – 31

Pro program je k dispozici 512 kB flash paměti. Jádro může běžet až na 72 MHz. K dispozici je velké množství periférií jako rozhraní Ethernet 10/100 (k němu vnitřní paměť 16 kB SRAM), USB full speed (s 8kB vnitřní SRAM paměti) a CAN, 10 bitové A/D a D/A převodníky, 32 bitové čítače/časovače jednotka generování PWM a až 104 obecných vstupně/výstupních pinů s možností generování přerušování až od 50 z nich.

Celkem jsou využity piny ze tří portů a žádné vnitřní periferie. Z portu 3 je 6 pinů využito pro komunikaci s driverem dotykové obrazovky, dalších 5 pinů ze stejného portu pro řídicí signály LCD displeje. Pro data LCD displeje je použito 16 nižších pinů portu 4. HPI rozhraní využívá 26 pinů portu 0 (spodních 16 pinů pro data a dalších 10 pinů pro řídicí signály rozhraní). Výhodou vývojové desky na obr. 1.16 je možnost použít kterýkoliv pin procesoru neboť jsou všechny vyvedeny. Software pro mikrokontrolér je popsán v kapitolách 3.1 a 4.




Obr. 1.16: Vývojová deska s mikrokontrolérem LPC2378.

2 REALIZACE

2.1 Návrh rozsahu attenuátoru

Nyní se pustíme do výpočtu hodnot odporů pasivní části attenuátoru. Zapojení jednoho bloku rozsahu je na obr. 2.1 [4].



Obr. 2.1: Obecný blok pro jeden rozsah attenuátoru.

S_n představují obecně spínače. Pro vstupní odpor $R_{vst} = 1 \text{ M}\Omega$ musí být R_1 taktéž $1 \text{ M}\Omega$ (přenos 1:1 - vše ze vstupu jde na výstup). Ze vstupního hodnoty odporu a daného rozsahu (poměru vstupního a výstupního napětí pasivní části) vyplývají následující vztahy:

$$Pomer = \frac{R_2 + \frac{R_3 \cdot R_1}{R_3 + R_1}}{\frac{R_3 \cdot R_1}{R_3 + R_1}} = \frac{R_2 \cdot (R_3 + R_1)}{R_3 \cdot R_1} + 1, \quad (2.1)$$

$$R_{vst} = R_2 + \frac{R_3 \cdot R_1}{R_3 + R_1}, \quad (2.2)$$

kde R_2, R_1, R_3 jsou hodnoty odporů z obr. 2.1 a $Pomer$ je dán přenosem (pro n:1 je poměr = n).

Příklad výpočtu pro rozsah 2:1 (pomer = 2):

1) z (2.1) vyjádříme paralelní kombinaci R_3 a R_1 a dosadíme do (2.2):

$$Pomer = \frac{R_2}{R_{vst} - R_2} + 1 \Rightarrow R_2 = \frac{R_{vst}}{\frac{1}{Pomer - 1} + 1} = \frac{10^6}{\frac{1}{2 - 1} + 1} = \underline{\underline{500 \text{ k}\Omega}}$$

2) po úpravě (2.2) dostáváme:


$$R_3 = \frac{(R_{vst} - R_2) \cdot R_1}{R_1 - R_{vst} + R_2} = \frac{(10^6 - 500 \cdot 10^3) \cdot 10^6}{10^6 - 10^6 + 500 \cdot 10^3} = \underline{\underline{1 \text{ M}\Omega}}$$

V tab. 2.1 jsou shrnuty hodnoty odporů a kapacit pro různé hodnoty přenosu. Hodnoty kapacit se v reálném zapojení budou lišit (jsou závislé na vstupní kapacitě multiplexoru a na výstupní kapacitě sondy, kterou se bude přivádět signál).


Tab. 2.1: Hodnoty součástek pasivní části attenuátoru.

poměr	R_2	R_3	C_1	C_2	C_4
[-]	[k Ω]	[k Ω]	[pF]	[pF]	[pF]
1	-	-	-	-	-
2	500	1000	10	4	5p6
5	800	250	4,7	16,5	5p6
10	900	111,111	4,4	33,5	5p6
25	960	41,667	3	66	5p6
50	980	20,408	1p8	82	5p6

Výsledky simulací frekvenčních přenosů atenuátoru jsou na obr. 2.2. Zvýšení přenosu na 1 GHz je způsobeno přenosovou charakteristikou použitého DIDO zesilovače. Na obr. 2.3 jsou časové průběhy vstupního a výstupního napětí pro $f = 50$ MHz a $U_{in} = 1,1$ V. Pro lepší srovnání je vstupní napětí zobrazeno poloviční.



Obr. 2.2: Frekvenční přenosy atenuátoru.



Obr. 2.3: Časový průběh vstupního a výstupního napětí attenuátoru.


Pro menší přenos rušení při přepínání relé je použito galvanicky oddělené řízení, které je zprostředkováno pomocí optočlenů SFH690 [15]. Tento optočlen je tvořen LED diodou a světlo citlivým bipolárním tranzistorem obr. 2.4. Pokud na diodu přivedeme napětí začne emitovat fotony, které dopadají na bázi tranzistoru, který se začne otevírat. Míra otevření tranzistoru je úměrná množství dopadajících fotonů, které závisí na proudu LED diodou. Galvanické oddělení je do stovek V.



Obr. 2.4: Optočlen SFH690.

2.2 Řízení relé - rozsahy

Pro tyto účely bylo vybráno jazýčkové spínací relé S1A050000 [2]. Zapojení relé i s řídicím obvodem je na obr. 2.5. Odpor spínací cívky je 500Ω (R_L), $U_R = 3,3 \text{ V}$ a minimální napětí cívky $U_{Lmin} = 3,9 \text{ V}$. Signál *RIZ_50:1* vycházející od DSP spíná optočlen. Cesta *Vetev_pasivního_delice* je napojena na vstup příslušné části pasivního attenuátoru jehož větve jsou přepínány na vstupu i na výstupu. Na výstupu pomocí analogových přepínačů řízených signálem *Rizeni_multiplexoru*.



Obr. 2.5: Řízení cívky určené pro změnu rozsahu.

1) Proud I_S :

$$I_S = \frac{U_{L\min}}{R_L} = \frac{3,9}{500} \cong 8 \text{ mA} \quad (2.3).$$

2) Z grafu charakteristik optotočlenu [15] jsem odečetl potřebné údaje pro vypočtené I_S z bodu 1 :

$$I_R = 4 \text{ mA } (U_D = 1,15 \text{ V}), U_{CE} = 0,5 \text{ V}.$$

3) Odpor R3:

$$R_3 = \frac{U_{R3}}{I_S} = \frac{5 \text{ V} - U_{L\min} - U_{CE}}{I_S} = \frac{5 - 3,9 - 0,5}{8 \cdot 10^{-3}} = 75 \Omega \quad (2.4).$$


4) Odpor R6

$$R_6 = \frac{U_R - U_D}{I_R} = \frac{3,3 - 1,15}{4 \cdot 10^{-3}} \cong 470 \Omega \quad (2.5).$$

Výsledné hodnoty odporů jsou již vybrány z řady odporů.

2.2.1 Řízení relé - ostatní

Tato relé jsou použita pro volbu vazby, vstupního odporu, zdroje trigování a zapojení diferenčního zesilovače. Zde je použito relé TQ2-5V s dvěmi přepínacími kontakty řízenými stejným signálem. Na obrázku 2.6 je pro jednoduchost naznačena pouze řídicí cívka bez přepínacích kontaktů. Odpor cívky je 178Ω (R_L), $U_R = 3,3 \text{ V}$ a minimální napětí cívky $U_{L\min} = 3,6 \text{ V}$.



Obr. 2.6: Řízení cívky pro ostatní účely.

1) Proud I_S dle 2.3:

$$I_S = 21 \text{ mA}.$$

2) Z grafu charakteristik optotočlenu [15] jsem odečetl potřebné údaje pro vypočtené I_S z bodu 1 :

$$I_R = 10 \text{ mA } (U_D = 1,2 \text{ V}), U_{CE} = 0,85 \text{ V}.$$


3) Hodnota odporu R3 dle 2.4: $R_3 = 27 \Omega$.

4) Hodnota odporu R34 dle 2.5: $R_{34} = 210 \Omega$.

2.2.2 Řízení relé – zařazení zesilovače

Pro zařazení zesilovače jsou zapotřebí dvě relé TQ2-5V kvůli symetrickému zpracování signálu v tomto místě. Řízení se odlišuje od předchozího případu v použití tranzistoru BC817 za

optočlenem z důvodu většího proudu oběma vinutími relé. Opět pro zjednodušení je na obr. 2.7 vynechána silová část obou relé.



Obr. 2.7: Řízení relé pro zařazení zesilovače.

1) Proud I_S :

$$I_S = \frac{U_L}{\frac{R_L \cdot R_L}{R_L + R_L}} = \frac{2 \cdot U_L}{R_L} = \frac{2 \cdot 3,6}{178} \cong \underline{40mA} \quad (2.6)$$

2) Z grafů charakteristik tranzistoru [16] jsem odečetl potřebné údaje pro I_S :

$$U_{CE2} = 0,03 \text{ V}, U_{BE} = U_{R3} = 0,8 \text{ V pro } I_B = 4 \text{ mA}$$

3) Výpočet R_4 :

$$R_4 = \frac{5 \text{ V} - U_{R4} - U_{CE2}}{I_S} = \frac{5 - 3,6 - 0,03}{40 \cdot 10^{-3}} \cong \underline{27 \Omega} \quad (2.7)$$

4) Výpočet bázevých odporů tranzistorů (v klidu nebudou odpory báze ovlivněny optočlenem - tranzistor je rozepnut - velký odpor). Volím $I_{R3} = 5 \text{ mA}$ potom:

$$R_3 = \frac{U_{R3}}{I_{R3}} = \frac{0,8}{5 \cdot 10^{-3}} = \underline{160 \Omega} \quad (2.8)$$

$$R_1 = \frac{U_{R1}}{I_{R1}} = \frac{5 \text{ V} - U_{R3}}{I_B + I_{R3}} = \frac{5 - 0,8}{(4 + 5) \cdot 10^{-3}} \cong \underline{470 \Omega} \quad (2.9)$$

5) Určení parametrů optočlenu z grafů [13], při jeho sepnutí vyžadujeme co nejmenší U_{CE1} .

nejprve zvoleno $U_{CE1} = 0,2 \text{ V}$ a vypočten proud optotranzistorem

$$I_O = \frac{5 \text{ V} - U_{CE1}}{R_1} = \frac{5 - 0,2}{470} \cong \underline{10 \text{ mA}} \quad (2.10)$$

následně odečteno $I_R = 5 \text{ mA}$, $U_D = 1,15 \text{ V}$

6) Odpor R2:

$$R_2 = \frac{U_R - U_D}{I_R} = \frac{3,3 - 1,15}{5 \cdot 10^{-3}} \cong 430 \Omega \quad (2.11)$$

2.3 Ostatní výpočty


2.3.1 Odporů pro definici typu výstupních dat

Nastavení formátu výstupních dat A/D převodníku je provedeno pomocí úrovně napětí na pinu DFS. V tab. 2.2 jsou shrnuty všechny formáty výstupních dat a s jakou hranou výstupního signálu se vysouvají.

Tab. 2.2: Význam úrovní napětí pro pin DFS [11].

$U_{DFS}[V]$	datový formát	platnost dat
$< \frac{2}{12} \cdot U_{AD}$	přímý binární	s náběžnou hranou
$\frac{4}{12} \cdot U_{AD} < > \frac{5}{12} \cdot U_{AD}$	dvojkový doplněk	s náběžnou hranou
$\frac{7}{12} \cdot U_{AD} < > \frac{8}{12} \cdot U_{AD}$	přímý binární	se sestupnou hranou
$> \frac{10}{12} \cdot U_{AD}$	dvojkový doplněk	se sestupnou hranou

U_{AD} je napě A/D převodníku (3,3 V). S ohledem na tabulku 2.2 byla zvolena tato napětí: $U_{R1234} = 3,3$ V; $U_{R234} = 2,1$ V; $U_{R34} = 1$ V a $U_{R4} = 0,12$ V pro odporový dělič na obr. 2.8.



Obr. 2.8: Odporový dělič pro definování výstupního formátu dat A/D převodníku.

1) Zvolím proud odporovým děličem $I = 1$ mA.

2) R1, R2, R3, R4:

$$R_1 = \frac{U_{R1234} - U_{R234}}{I} = \frac{3,3 - 2,1}{10^{-3}} = 1,2 \text{ k}\Omega \quad (2.12)$$

$$R_2 = \frac{U_{R234} - U_{R34}}{I} = \frac{2,1 - 1}{10^{-3}} = 1,1 \text{ k}\Omega \quad (2.13)$$


$$R_3 = \frac{U_{R34} - U_{R4}}{I} = \frac{1,1 - 0,12}{10^{-3}} = 880 \Omega \quad (2.14)$$

$$R_4 = \frac{U_{R34}}{I} = \frac{0,12}{10^{-3}} = 120 \Omega \quad (2.15)$$

Výběr hodnoty bude zprostředkován manuálně pomocí jumperu. Hodnota R3 bude složena ze dvou sériově zapojených rezistorů (680 Ω a 200 Ω).

2.3.2 Omezovače napětí se Zenerovými diodami

Omezovače jsou použity na vstupu a výstupu atenuátoru. Na vstupu omezují napětí, které je mimo rozsah atenuátoru a na výstupu chrání zesilovač, který slouží pro impedanční přizpůsobení, kdyby došlo k špatnému přepnutí rozsahu atenuátoru. Zapojení omezovače je na obr. 2.9. Maximální zpracovávané napětí deskou zesilovače, která následuje je 2,2 V_{ss} (1,1 V_{max} pro jednu polaritu).



Obr. 2.9: Obecné schéma omezovače napětí.

U_{DU} je napětí na otevřené usměrňující diodě (= 1V pro 1N4007 [17]). U_{DZ} je závěrné napětí Zenerovy diody, které je odlišné pro každý omezovač (viz dále).

- 1) Výpočet hodnoty napětí zenerových diod na vstupu atenuátoru:
je shodný pro obě polarity napětí jen se zaměnění polarita diod:

$$U_{DZ} = U_{MAXVSTUPNI} \cdot rez - U_D = \frac{50}{1} \cdot 1,1 \cdot 0,90 - 1 \cong \underline{48,5 V}, \quad (2.16)$$

kde $rez = 0,9$ je rezerva 10 % (ochrana začíná působit o trochu dříve) a U_{MAXVSTUPNI} se vypočítá jako maximální vstupní napětí v jedné polaritě 1,1 V vynásobené největším dělicím poměrem 50:1. Volím hodnotu z řady: 47 V - BZV55C47 [18].


- 2) Výpočet hodnoty napětí zenerových diod na výstupu atenuátoru:

$$U_{DZ} = U_{MAXVYSTUPNI} \cdot rez - U_D = 1,1 \cdot 1,8 - 1 = \underline{0,98 V}, \quad (2.17)$$

kde $rez = 1,8$, je to z důvodu nezkreslení signálu jehož velikost hraničí s krajním rozsahem zpracovávaného signálu. Volím hodnotu z řady 1 V - BZV55C1 [18].

2.3.3 Signalizace přítomnosti napájení

Je provedeno pomocí 4 dvojic součástek (odpor - dioda). Pro symetrické napájení ±5 V a pro analogové a digitální 3,3 V (viz obr. 2.10).



Obr. 2.10: Indikace napájecích napětí

1) Z datového listu diody volím $I_D = 6 \text{ mA}$ a $U_D = 2,2 \text{ V}$ [19].


2) $I_D = I_5 = I_{3,3} = 5 \text{ mA}$, $U_D = U_{5D} = U_{3,3D} = 2,2 \text{ V}$:

$$R_{37} = R_{38} = \frac{U_{5R}}{I_5} = \frac{5 \text{ V} - U_D}{I_D} = \frac{5 - 2,2}{6 \cdot 10^{-3}} \cong \underline{470 \Omega} \quad (2.18)$$

$$R_{39} = R_{40} = \frac{U_{3,3R}}{I_{3,3}} = \frac{3,3 \text{ V} - U_D}{I_D} = \frac{3,3 - 2,2}{6 \cdot 10^{-3}} \cong \underline{200 \Omega} \quad (2.19)$$

2.3.4 Referenční napětí pro výstup zdroje hodinového signálu.

Vzhledem k výstupu syntezátoru kmitočtu formou LVPECL (Low-Voltage Positive Emitter-Coupled Logic), kde je signál brán z emitoru, který není uvnitř nikam přiveden, musíme výstup uzemnit, abychom vůbec dostali signál. Přivedené napětí složí jako stejnosměrný ofset, který urychluje pomáhá zkrátit dobu hran signálu. Na obr. 2.11 je kompletní řešení cesty hodinového signálu A/D převodníku, červeně orámovaný je zdroj stejnosměrnného ofsetu.



Obr. 2.11: Řešení výstupu syntezátoru kmitočtu.

Diody D1 a D2 jsou typu BAV103 [20] úbytek napětí v propustném směru $U_D = 1 \text{ V}$ ($I = 10 \text{ mA}$). Potom:

$$U_{OFF} = 3,3 \text{ V} - 2 \cdot U_D = 3,3 - 2 \cdot 1 = \underline{1,3 \text{ V}} \quad (2.20)$$


Tato hodnota odpovídá doporučení pro tuto formu výstupu, kde má být ofset o 2 V nižší než napájecí napětí [21].

2.4 Realizace desek

V předchozí kapitolách byly popsány obvody z pohledu zpracování a úpravy signály. Zde se ovšem zaměříme na pomocné obvody, které nemají nic společného se zpracovávaným signálem, bez nichž by desky nemohly fungovat (například napájení). Obvody zpracovávající signál byly rozděleny na dvě samostatné funkční desky. Jednou je deska atenuátoru a druhou deska převodníku. Toto rozdělení je z důvodů snížení rušení při přepínání rozsahů atenuátoru jedním směrem a zamezení vysílání zdroje hodinového signálu A/D převodníku do měřeného obvodu.

2.4.1 Deska atenuátoru

Jedná se o desku jejíž hlavní částí je atenuátor a obvody potřebné k jeho chodu. Tato deska dále obsahuje volbu vstupní vazby, vstupního odporu a na výstupu impedanční přizpůsobení jak bylo uvedeno v kapitole 1. Napájení je na desku přivedeno přes tří pinový konektor a to hodnota $\pm 15\text{ V}$, která je potřebná pro napájení analogových přepínačů. Hierarchie přeměny napájecích napětí je ukázána na obr. 2.12.




Obr. 2.12: Blokové schéma napájení desky atenuátoru.

Šedivě podložené bločky symbolizují spotřebiče. Zesilovač slouží pro zmíněné impedanční přizpůsobení. Expander zase pro veškeré řízení desky atenuátoru prostřednictvím sběrnice I2C. Černě podložené bloky zastupují obvody pro přeměnu a distribuci energie. Blokovací kondenzátory u součástek jsou voleny podle doporučení výrobců uvedených v datových listech jednotlivých součástek. Schéma a deska plošného spoje jsou v příloze A.

2.4.2 Deska převodníku

Tato deska kromě A/D převodníku obsahuje symetrizující zesilovač, diferenciální zesilovač, obvody pro trigrování a stejnosměrný posuv skrze symetrizující zesilovač. Na obr. 2.13 je principiální schéma obvodů pro zpracování signálu umístěných na desce.




Obr. 2.13: Principiální schéma desky převodníku.

Obvod trigrování je složen z komparátoru na jehož vstupy je přiveden trigrovaný signál (buď je trigrován vstupní signál nebo je přivedený externí signál) a stejnosměrná úroveň trigru generovaná D/A převodníkem.

Stejnoseměrný posuv je možné nastavit D/A (Digital to Analog) převodníkem, který posouvá vstupní zem symetrizujícího zesilovače (ADA4937 v katalogovém zapojení [6]).

Distribuce napájení je naznačena na obr. 2.14.




Obr. 2.14: Distribuce napájení na desce převodníku.

Význam barevného podložení je shodný s předchozí kapitolou. Jeden stabilizátor 3,3 V pro A/D převodník je pro digitální část a proto je mezi jeho zemí a analogovou zemí tlumivka pro potlačení rušení. Mezi ostatní součásti patří napájení sběrnice I2C a napětí pro definování výstupního formátu dat A/D převodníku. Úplné schéma a desky plošného spoje jsou umístěny v příloze C.

2.4.3 Propojení desek

Propojení desek je provedeno na 3 místech. Třípinový konektor slouží pro přenos napájecího napětí z desky atenuátoru na desku převodníku. Čtyřpinový konektor slouží pro propojení zemí, I2C sběrnice a ovládání zesilovače na výstupu atenuátoru. Pro přenos signálu mezi deskami slouží koaxiální kabel napájený na obou deskách. Na obr. 2.15 je fotografie spojených desek.



Obr. 2.15: Propojení desek atenuátoru a převodníku.

2.5 Výsledky měření desky atenuátoru

Měření na testovací desce atenuátoru se 4 rozsahy (2:1, 5:1, 10:1 a 25:1). Relé jsou spínána napětím 5V přes DIP přepínače (cívky mají dostatečný odpor) stejně jako multiplexery. Užitečný signál je na desku přiveden a vyveden pomocí BNC konektoru. Celkové schéma zapojení atenuátoru, fotografie a předlohy desek plošných spojů jsou v příloze D.

V tab. 2.3 a 2.4 jsou naměřené hodnoty desky atenuátoru. Na frekvenci 20 MHz bylo zpoždění signálu v řádu jednotek ns.


Tab. 2.3: Přenos desky atenuátoru pro rozsahy 2:1 a 5:1.

	A2:1			A5:1		
f	U _{vst}	U _{vyst}	A	U _{vst}	U _{vyst}	A
[Hz]	[V]	[V]	[dB]	[V]	[V]	[dB]
1	3,969	1,984	-6,023	3,969	0,781	-14,121
10	3,969	2,000	-5,953	3,969	0,781	-14,121
100	3,969	2,000	-5,953	3,969	0,781	-14,121
1000	3,938	1,938	-6,158	3,938	0,781	-14,052
10000	3,906	1,656	-7,453	3,906	0,887	-12,876
100000	3,891	1,656	-7,420	3,906	0,912	-12,635
400000	3,891	1,656	-7,420	3,875	0,919	-12,499
1000000	3,859	1,641	-7,427	3,841	0,919	-12,423
4000000	3,828	1,609	-7,528	3,844	0,913	-12,486
10000000	3,547	1,407	-8,031	3,781	0,863	-12,832
20000000	2,928	0,912	-10,132	3,219	0,638	-14,058

Tab. 2.4: Přenos desky atenuátoru pro rozsahy 10:1 a 25:1.

	A10:1			A25:1		
f	U _{vst}	U _{vyst}	A	U _{vst}	U _{vyst}	A
[Hz]	[V]	[V]	[dB]	[V]	[V]	[dB]
1	3,969	0,394	-20,064	3,969	0,161	-27,837
10	3,969	0,394	-20,064	3,969	0,161	-27,837
100	3,969	0,394	-20,064	3,969	0,161	-27,837
1000	3,909	0,388	-20,065	3,938	0,159	-27,878
10000	3,906	0,356	-20,806	3,906	0,150	-26,372
100000	3,875	0,316	-21,772	12,620	0,606	-26,490
400000	3,844	0,313	-21,785	9,626	0,456	-26,539
1000000	3,844	0,313	-21,785	5,562	0,262	-25,584
4000000	3,875	0,313	-21,855	1,688	0,089	-26,649
10000000	3,969	0,316	-21,980	0,516	0,024	-26,649
20000000	3,594	0,256	-22,947			

Měření bylo provedeno pomocí generátoru Agilent a osciloskopu. Frekvenční přenos je shrnut v grafu na obr. 2.16.



Obr. 2.16: Frekvenční přenos desky atenuátoru.

Od stejnosměrné hodnoty do frekvence 1 kHz je přenos všech kanálů konstantní a výhradně tvořen odporovou částí atenuátoru (nepřesnosti jsou dány odlišnou hodnotou odporů proti výpočtům, navíc má každý odpor jistou toleranci). Odchytky v tomto pásmu kmitočtů jsou v tab. 1.4. Pro přenos 2:1 přesahují 2 %, ale jen nepatrně. Vzor výpočtu odchytky pro přenos 2:1 a $f = 1$ Hz:

$$A_{IDEAL} = 20 \cdot \log\left(\frac{1}{pomer}\right) = 20 \cdot \log\left(\frac{1}{2}\right) \cong \underline{\underline{-6,021 \text{ dB}}} \quad (6.1)$$

$$\delta = \frac{A_{SKUT} - A_{IDEAL}}{A_{IDEAL}} \cdot 100 = \frac{-6,023 - (-6,021)}{-6,021} \cdot 100 = \underline{\underline{0,04 \%}} \quad (6.2)$$

Tab. 2.5: Přesnost přenosu desky atenuátoru pro rozsahy 2:1, 5:1, 10:1 a 25:1.

poměr	A2:1			A5:1		
f	A_{IDEAL}	A_{SKUT}	δ	A_{IDEAL}	A_{SKUT}	δ
[Hz]	[dB]	[dB]	[%]	[dB]	[dB]	[%]
1	-6,021	-6,023	0,04	-13,979	-14,121	1,01
10	-6,021	-5,953	-1,12	-13,979	-14,121	1,01
100	-6,021	-5,953	-1,12	-13,979	-14,121	1,01
1000	-6,021	-6,158	2,28	-13,979	-14,052	0,52
[Hz]	[dB]	[dB]	[%]	[dB]	[dB]	[%]
1	-20	-20,064	0,32	-27,959	-27,837	-0,44
10	-20	-20,064	0,32	-27,959	-27,837	-0,44
100	-20	-20,064	0,32	-27,959	-27,837	-0,44
1000	-20	-20,065	0,33	-27,959	-27,878	-0,29

Od frekvence 1 kHz se začíná uplatňovat kapacitní část děličů. Zde nemá určování chybovosti velký význam, neboť jak bylo popsáno výše kompenzace je závislá na okolí děliče (vstupních a výstupních odporech okolních bloků). V případě přenosu 2:1 a 25:1 je dělič překompenzovaný. Ve zbylých dvou je nedekompenzovaný. Od kmitočtu 10 MHz přenos klesá to je zřejmě způsobeno osciloskopem (pouze do 60 MHz) v kombinaci s generátorem (maximální frekvence 20 MHz).

Výhodou zapojení atenuátoru je stalý vstupní odpor 1 M Ω pro všechny napětové rozsahy. Nevýhodou je velké množství pasivních prvků, který musí mít přesné hodnoty. Těchto přesných hodnot se budu snažit dosáhnout výběrem odporů z 1 % řady a jejich paralelním zapojením (jeden odpor bude nahrazen maximálně 3). Odporové trimry z důvodu stálosti a přesnosti nelze použít (mají velkou nelinearitu).

3 POUŽITÁ ROZHRANÍ A JEJICH VYUŽITÍ


3.1 Host Port Interface

3.1.1 Obecný popis

Jedná se o paralelní obousměrné rozhraní používané zejména pro komunikaci mezi procesory. Komunikace probíhá vždy ve struktuře master-slave. Slave je většinou výkonnější procesor v cílové aplikaci, který dělá potřebné úkony (například DSP, které provádí filtraci). Master je většinou pomalejší procesor, který se například stará o zobrazování dat, komunikaci s uživatelem atd. V rozhraní vystupuje slave jako pouhá paměť.

3.1.2 HPI u TMS320C6713

Na obr. 3.1 je naznačeno 32 bitové HPI rozhraní mezi DSP TMS320C6713 a ARM LPC2378. Jako slave zařízení je DSP, které se stará o zpracování naměřených dat. Master zařízením je ARM procesor, který zajišťuje komunikaci s uživatelem prostřednictvím dotykového displeje.



Obr. 3.1: HPI mezi DSP a ARM.

Na straně master je použitý téměř celý port 0. Piny 0 ÷ 15 pro data a dalších 10 pinů pro řízení. V tab. 3.1 je význam jednotlivých pinů.

Tab. 3.1: Význam signálu HPI rozhraní.

signál	význam
RW	oddělení zápisu a čtení
HCINTL[1-0]	výběr registru na straně slave do kterého se bude zapisovat
HHWIL	která část 32 bitových dat se zrovna přenáší (pro nižší část je roven 0)
HINT	příznak přerušení pro master (nastavuje ho slave)
HAS	zachycení adresy, pokud využíváme rozhraní pro připojení vnější paměti od master
READY	připravenost zařízení slave přijímat/posílat data
CS	výběr obvodu
DS1, DS2	zachytávání dat

V tab. 3.2 je blíže upřesněn výběr registru pomocí signálů *HCINTL[1-0]*.

Tab. 3.2: Výběr HPI registru.

HCINTL1	HCINTL0	registr
0	0	HPIC
0	1	HPIA
1	0	HPID, automatické zvyšování adresy
1	1	HPID, pevná adresa

HPIC je kontrolní registr rozhraní, který obsahuje informace o stavu rozhraní. Tento registr má dvě identické poloviny. V každé jsou využity čtyři bity: *HRDY*, *HINT*, *DSPINT* a *HWOB* jejich bližší popis je v tab. 3.3. *HPIA* je adresový registr, v němž je uložena adresa, na kterou se má v paměti slave zapisovat/číst. *HPID* je datový registr, do kterého se zapisují/čtou data. K dispozici jsou dva režimy zápisu dat: zápis na stále stejnou adresu uloženou v *HPIA* a zápis s následným zvýšením adresy v *HPIA* registru (jeho hodnota se mění o 4, odpovídá 32 bitům). V druhém režimu je podmínka, aby adresa v *HPIA* měla spodní dva bity vždy nulové (data mají velikost 32 bitů).

Tab. 3.3: Popis bitů kontrolního registru.

bit HPIC	Popis
HRDY	připravenost ke komunikaci
HINT	inverzní hodnota tohoto bitu odpovídá signálu rozhraní HINT
DSPINT	příznak přerušení pro slave
HWOB	udává váhu prvního přenášeného slova (vyšší nebo nižší bity)


3.1.3 Průběhy čtení a zápisu dat na sběrnici HPI

Nejprve se musí zvolit, do kterého registru se bude zapisovat. To se provede pomocí signálů HCINTL[1-0]. Při čtení/zápisu dat musíme nejdříve nastavit adresu v paměti slave pro čtení/zápis (zápis hodnoty do registru HPIA, pak již následuje čtení/zápis z HPID).

V mé aplikaci není využit pin HAS ani HDS2 (jsou nastaveny na jedničku, aby neovlivňovaly komunikaci).

3.1.4 Čtení

Na obr. 3.2 jsou průběhy signálu při čtení dat prostřednictvím HPI rozhraní z registru slave zařízení. Vyšší úroveň signálu znamená „log 1“ a nižší „log 0“.




Obr. 3.2: Průběh signálu na HPI rozhraní při čtení.

Průběh signálu *READY* (a) je pro režim s využitím pevné adresy při komunikaci. Naopak *READY* (b) je průběh při využití automatického zvyšování adresy. Rozlišení těchto dvou přístupů se provádí výběrem datového registru (viz tabulka 3.2).

Zahájení začíná sestupnou hranou *CS* následované deaktivováním signálu *READY* (a) (pro signál *READY* (b) je řídí sestupná hrana *DS1*). Signály *RW* a *HHWIL* musí být platné v dostatečném předstihu před sestupnou hranou signálu *DS1*, kdy dochází k jejich zachycení. Jakmile *READY* (x) klesne do aktivní úrovně můžeme s náběžnou hranou *DS1* číst data z datové sběrnice (v době náběžné hrany jsou data platná). Ukončení komunikace se provede nastavením *DS1* a *CS* do neaktivní úrovně. Poté hodnoty *HCNTL*[1-0], *RW* a *HHWIL* jsou irelevantní (jejich hodnota je důležitá pouze při sestupné hraně signálu *DS1*, jak bylo uvedeno výše).

3.1.5 Zápis

Průběh signálů při zápisu je naznačen na obr. 3.3. Průběh *READY* je shodný pro oba režimy zápisu (pro zápis na stejnou adresu i s automatickým zvyšováním adresy). *RW* a *HHWIL* jsou opět zachytávány a brány v úvahu pouze při sestupné hraně *DS1*. Začátek zápisu dat probíhá opět pomocí aktivování *CS*, který následně shodí signál *READY* (přechod do zaneprázdněného režimu). Po opětovném aktivování *READY* je možno poslat první polovinu dat na sběrnici a následně ji zapsat pomocí náběžné hrany *DS1*. Druhá půlka slova se zapíše stejným způsobem. Ukončení zápisu je provedeno deaktivováním *DS1* a *CS*.



Obr. 3.3: Průběh signálu na HPI rozhraní při zápisu.

3.1.6 Předávání dat pomocí rozhraní HPI

Pro jednoznačné předávání dat byly vytvořeny softwarové registry v paměti slave. Celkem je k dispozici šest 8 bitových registrů: *OSC_CNT_INT*, *TRI_CNT*, *TRI_DATA_L*, *TRI_DATA_H*, *OFF_DATA_L* a *OFF_DATA_H*. Všechny registry se aktualizují přenosem pouhých 2 32 bitových slov. Za těmito registry následují v paměti data, která budou zobrazována na displeji uživateli. Celkem bude k zobrazení 128 B dat pokud opět uvážíme přenos po 4 B, bude potřeba 32 přenosů. V DSP bude nutné před uložením tyto data zpracovat. Zprvce se musí dopočítat vzorky pro signál s vysokým kmitočtem, z kterého máme omezené množství vzorků. Následovat bude bitové snížení přesnosti jednotlivých vzorků z 12 bitů na 8 bitů.

OSC_CNT_INT - Input oscilloscope control register (vstupní kontrolní registr osciloskopu)

- adresa: 0x80000000
- význam jednotlivých bitů:

7	6	5	4	3	2	1	0
	A	0	V	Z3	Z2	Z1	Z0

- A - aktivita kanálu
0 - vypnut
1 - zapnut
- O - vstupní odpor
0 - 50 Ω
1 - 1 MΩ
- V - vstupní vazba
0 - střídavá vazba (AC)
1 - stejnosměrná vazba (DC)
- Z[3-0] úprava signálů (zesílení/útlum)

Z3	Z2	Z1	Z0	Přenos ¹⁾
0	0	0	0	1:1
0	0	0	1	2:1
0	0	1	0	5:1
0	0	1	1	10:1
0	1	0	0	25:1
0	1	0	1	50:1
1	0	0	1	1:2
1	0	1	0	1:5
1	0	1	1	1:10

1) Přenos M:N, M má význam útlumu a N zesílení

TRI_CNT - Trigger control register (trigrovací kontrolní registr)

- adresa: 0x80000001
- význam jednotlivých bitů:

7	6	5	4	3	2	1	0
							TZDR

- TZDR - zdroj trigrovacího signálu
0 - vstupní signál
1 - externí zdroj

TRI_DATA_L - Trigger data low register (trigrovací datový registr - nižší bity)

- adresa: 0x80000002

7	6	5	4	3	2	1	0
TD7	TD6	TD5	TD4	TD3	TD2	TD1	TD0

TRI_DATA_H - Trigger data high register (trigrovací datový registr - vyšší bity)

- adresa: 0x80000003

7	6	5	4	3	2	1	0
						TD9	TD8

- význam jednotlivých bitů:
- TD[9-0] - vstupní data pro D/A převodník, který nastavuje úroveň trigrovacího signálu
- výpočet trigrovací úrovně [22]:

$$U_{TRIG} = U_{REFTRIG} \cdot \frac{TD[9-0]}{1024}, \quad (3.1)$$

kde $U_{REFTRIG} = 3,3 \text{ V}$.

OFF_DATA_L - Offset data low register (offsetový datový registr - nižší bity)

- adresa: 0x80000004

7	6	5	4	3	2	1	0
0D7	0D6	0D5	0D4	0D3	0D2	0D1	0D0

OFF_DATA_H- Offset data high register (offsetový datový registr - vyšší bity)

- adresa: 0x80000005

7	6	5	4	3	2	1	0
0D15	0D14	0D13	0D12	0D11	0D10	0D9	0D8

- význam jednotlivých bitů:
- OD[15-0] - vstupní data pro D/A převodník, který nastavuje stejnosměrný posuv vstupního signálu
- výpočet offsetového napětí [23]:

$$U_{OFFS} = U_{REFOFFS} \frac{(OD[15-0] - 2^{15})}{2^{15}}, \quad (3.2)$$

kde $U_{REFOFFS} = 2,5 \text{ V}$.

3.1.7 HPI.h

Knihovna napsaná pro obsluhu HPI rozhraní ARM procesorem (Master), obsahuje následující funkce.

HPI_init()

Inicializace rozhraní, nastavení směrových registrů portů použitých pro toto rozhraní. Nastavení pořadí posílání dat (nejdříve se bude přenášet nižší část 32 bitového slova).

HPI_zapis(data,registr)

Slouží pro zápis jednoho 32 bitového slova. *data* se mohou zapsat do kteréhokoliv registru z tab. 3.2.

int HPI_cteni(registr)

Načtení obsahu vybraného registru. Opět lze číst všechny registry z tab. 3.2.

HPI_zapis_N(*data, adresa, velikost)

Funkce zapíše od adresy uložené v proměnné *adresa* počet slov odpovídající *velikost*. Nejprve se uloží adresa, od které se mají zapisovat data do *HPIA* registru a následně se zapisují data do *HPID* v režimu automatického zvyšování adresy.

HPI_cteni_N(*data, adresa, velikost)

Načtení počtu slov odpovídající *velikosti* od adresy uložené v *adresa*. Prvním krokem je opět uložení adresy do *HPIA* registru a následné čtení dat přes *HPID* registr v režimu automatického zvyšování adresy.


3.2 Řízení vstupní části a desky převodníku

Pro řízení jsou použita dva sériová rozhraní integrovaná v DSP. Prvním je rozhraní firmy Philips I2C a druhým rozhraním SPI. Rozhraní I2C je použito pro ovládání expandérů (celkem jsou na deskách 3) a D/A převodníku určeného pro trigrování. První expander „Atenua“ je celý použit pro řízení vstupní části (atenuátoru). Zbylé dva jsou na desce převodníku, první „Zesilo“ je použit pro řízení zesilovače druhý „Spotre“ má funkci řízení spotřeby a rozdělení komunikace SPI (viz dále). SPI slouží pro komunikaci s A/D převodníkem a D/A

převodníkem, který nastavuje stejnosměrný ofset. Obě rozhraní jsou sice obousměrná, ale je využit jen zápis do zařízení.

3.2.1 Expander

Slouží pro úsporu pinů DSP procesoru a zjednodušení ovládání. V nejjednodušší podobě převádí sériovou informaci na paralelní (zápis dat) nebo paralelní na sériovou (čtení dat). Použitý obvod PCF8574 má sériovou část zastoupenou sběrnici I2C a paralelní 8 vstupy/výstupy. Blokové schéma toho expanderu je na obr. 3.4.



Obr. 3.4: Expander PCF8574.

I2C je dvou vodičová sběrnice tvořená datovým obousměrným signálem a hodinovým signálem, který je generován řídicím obvodem sběrnice. Signály A[2-0] složí pro nastavení tří spodních bitů I2C adresy expanderu. Pomocí těchto tří pinů můžeme rozlišit 8 obvodů. /INT informuje o změnách dat na vstupních/výstupních pinech P[7-0]. Tento pin se tak dá propojit s pinem přerušení procesoru, což není využito.

3.2.2 I2C Expander „Zesilo“

- adresa A[2-0] = 0b010
- význam jednotlivých pinů:

P7	P6	P5	P4	P3	P2	P1	P0
ZES_/PD	/ZARAD_ZES	ZES_B5	ZES_B4	ZES_B3	ZES_B2	ZES_B1	ZES_B0

- ZES_/PD - zapnutí úsporného režimu obvodu
0 - úsporný režim
1 - normální režim
- /ZARAD_ZES - zařazení zesilovače do cesty signálu
0 - zařazení zesilovače
1 - cesta signálu je přímá
- ZES_B[5-0] - zesílení zesilovače

ZES_B5	ZES_B4	ZES_B3	ZES_B2	ZES_B1	ZES_B0	zesílení
0	1	0	1	1	1	1 x
1	0	0	0	1	1	2 x
1	1	0	0	1	1	5 x
1	1	1	1	1	1	10 x

3.2.3 I2C Expander „Atenua“

- adresa A[2-0] = 0b000
- význam jednotlivých pinů:

P7	P6	P5	P4	P3	P2	P1	P0
VAZBA	ODPOR	50:1	25:1	10:1	5:1	2:1	1:1

- VAZBA - druh vazby signálu
1 - střídavá vazba
0 - stejnosměrná vazba

- ODPOR - nastavení vstupního odporu
0 - 1 M Ω
1 - 50 Ω
- Výběr přenosové cesty
z pinů 50:1, 25:1, 10:1, 5:1, 2:1 a 1:1 je aktivní (nastaven) pouze jeden, ostatní jsou vynulovány

3.2.4 I2C Expander „Spotre“

- adresa A[2-0] = 0b001
- význam jednotlivých pinů:

P7	P6	P5	P4	P3	P2	P1	P0
		POSUV_/CS	DIDO_/PD	AD_EN	AD_ENABLE	AD_REST	TRIG

- POSUV_/CS - výběr D/A převodníku (ofset) pro komunikaci skrze SPI
0 - povolen
1 - odpojen
- DIDO_/PD - aktivace úsporného režimu symetrizujícího DIDO zesilovače
0 - úsporný režim
1 - normální režim
- AD_EN - výběr A/D převodníku pro komunikaci prostřednictvím SPI
0 - povolen
1 - odpojen
- AD_ENABLE - povolení výstupu A/D převodníku
0 - aktivní zařízení
1 - neaktivní zařízení
- AD_REST - reset A/D převodníku
0 - aktivní
1 - neaktivní
- TRIG - zdroj vstupního signálu
0 - externí zdroj
1 - vstupní signál

3.2.5 SPI A/D převodník

Nastavování převodníku se provádí pomocí 2 bajtů dat. Možnosti jejich nastavení shrnuje tab. 3.4. A[3 - 0] je adresa pro nastavení příslušného parametru, D[11 - 0] data ve kterých je nastavení daného parametru.

Tab. 3.4: Možnosti nastavení převodníku.

A3	A2	A1	A0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
1	1	0	1	0	0	0	0	0	0	0	0	0	0	DLL	0
1	1	1	0	0	TP1	TP0	0	0	0	0	0	0	0	X	0
1	1	1	1	PDN	0	0	0	0	0	0	0	0	0	X	0

- DLL (Delay Lock Loop) - vnitřní zpožďovací smyčka
0 - vzorkovací kmitočet 60 až 105 MHz
1 - vzorkovací kmitočet 2 až 80 MHz
- TP[1 - 0] testovací režimy výstupních datových pinů

TP1	TP0	význam
0	0	normální mód
0	1	všechny výstupní datové piny „0“
1	0	všechny výstupní datové piny „1“
1	1	všechny výstupní bity přepínány mezi „0“ a „1“

- PDN - aktivace úsporného režimu
0 - normální mód
1 - úsporný režim

3.2.6 SPI D/A převodník (offset)

D/A převodník neobsahuje žádné nastavování či přepnutí do úsporného režimu. Přenáší se pouze 2 bajty dat reprezentující budoucí analogovou hodnotu offsetu.

4 LCD DISPLEJ S DOTYKOVÝM PANELEM


Pro uživatelsky přívětivé ovládání zařízení byl zvolen displej s dotykovým panelem. V následujících 2 kapitolách je stručně popsán LCD displej a dotykový panel. Rozdělení popisu displeje do dvou podkapitol není z důvodu jejich fyzické oddělitelnosti, ale z pohledu principu a důležitosti. Každá část má jiný význam pro směr dat mezi uživatelem a zařízením. Displej dodává informace uživateli a dotykový panel je na oplátku od uživatele sbírá.

4.1 Zobrazovací část

Jedná se o 3,2“ LCD displej s LED podsvícením. LED podsvícení umožňuje snížit napájení celého displeje a zjednodušuje obvody pro řízení podsvícení (není potřeba napětí ve stovkách voltů jako při použití výbojky).

4.1.1 Základní údaje


K dispozici je 320 x 240 bodů až s 262k odstíny barev pro každý bod, který je tvořen pomocí tří složek RGB (pro každou složku je určeno 6 bitů). Vzhledem k použití 16 bitové sběrnice je upraven počet odstínů barev na celkový počet 65k. K zobrazování se však stále používá 6 bitů na barevnou složku avšak nejnižší bity pro R a B složku se doplní podle obr. 4.1.



Obr. 4.1: Doplnění LSB bitů barevných složek R a B.

Ovládání displeje usnadňuje řadič umístěný na desce displeje HX8347. Ten komunikuje s procesorem pomocí 16 bitové datové sběrnice a 5 řídicích signálů. Prvním řídicím signálem je signál REST sloužící pro resetování displeje po přivedení napájecího napětí. Signál CS (Chip Select) povoluje komunikaci s řadičem displeje. Pro rozlišení jestli se data zapisují nebo čtou slouží dva signály RD (Read) a WR (Write). Poslední signál RS (Register Select) slouží pro oddělení zápisu/čtení dat a instrukcí. Zápis/čtení instrukcí je v podstatě výběr registru (poslání jeho adresy) a zápis/čtení dat naplnění/čtení obsahu daného registru.

Základní funkce pro komunikaci s displejem jsou 4. Čtení/zápis adresy registru a čtení/zápis dat. Přičemž čtení adresy nastaveného registru se nepoužívá. Průběhy signálů pro nejjednodušší operace jsou na obr. 4.2. Minimální šířka pulzu pro zápis/čtení je řádově stovky ns. Před zápisem a čtením dat se musí nastavit adresa registru 0x22, což je adresa datového registru.




Obr. 4.2: Průběhy řídicích signálů pro řadič displeje.

Řadič umožňuje samozřejmě i pokročilejší funkce jako kontinuální zápis dat do bloku či srolování atd. Pro zájemce poslouží [24].


4.1.2 Propojení s procesorem ARM

Propojení je realizováno pomocí 16 bitové datové sběrnice a 5 řídicích signálů (viz obrázek 4.3).



Obr. 4.3: Propojení displeje a ARM procesoru.


Datová sběrnice displeje zabírá 16 dolních bitů portu FIO4, řídicí signály jsou na nejnižších pinech portu FIO3. Na obr. 4.4 je označení použitých pinů na desce plošného spoje displeje.



Obr. 4.4: Piny použité pro komunikaci s řadičem displeje.

4.1.3 Řízení displeje

Pro základní komunikaci s řadičem displeje byl napsán driver, který obsahuje základní funkce pro zobrazování dat. Rozšířené grafické funkce jsou obsaženy ve dvou dalších knihovnách, jejich vzájemnou provázanost ukazuje obr. 4.5.



Obr. 4.5: Provázání knihoven a hardwaru.

Zeleně vyplněné šipky symbolizují možnost ovládání (na straně hardwaru), naproti tomu modře podložené mají význam poskytnutí funkcí a maker (na straně softwaru). Driver *TFT.h* je umístěn těsně za rozhraním hardwaru a softwaru a umožňuje tak plnou kontrolu nad hardwarem. Funkce poskytnuté tímto driverem využívají obě knihovny *FONTS.h* a *MENU.h*. Navíc *MENU.h* využívá funkce *FONTS.h*.

1) TFT.h

Vytváří základní komunikaci s displejem na fyzické úrovni a umožňuje zobrazování jednoduchých primitiv (bod, čára a plný obdélník). Kreslení jednoho bodu se provede nastavením jeho adresy a zápisem dat.

TFT_init()

Inicializace rozhraní pro komunikaci s displejem a počáteční nastavení jeho vnitřních registrů.

TFT_Zapis_Prikaz(data)

Výběr registru řadiče do kterého se budou zapisovat data, adresa registru je 16 bitová.

TFT_Zapis_Data(data)

Zápis dat do zvoleného registru adresovaného pomocí předchozí funkce, obsah registru je 16 bitový.

TFT_Zapis_Data_Bajty(horni, spodni)

Stejná funkce jako *TFT_Zapis_Data()* s rozdílnými vstupními daty, zde jsou data rozdělena na jednotlivé bajty.

TFT_Zapis_Prikaz_Data (reg, data)

Slouží pro zápis 16 bitových dat *data* do registru vybraného pomocí 16 bitové adresy *reg*.

Int TFT_cteni_data()

Vrátí obsah registru, který je nyní adresován v řadiči.

int TFT_cteni_Registr(reg)


Přečte obsah registru jehož adresa byla argumentem při volání.

int TFT_cteni_bod(x, y)

Vyčte 16 bitovou barevnou hodnotu bodu, který je umístěn na pozici [x,y] displeje.

TFT_nast_adresy(x1, y1, x2, y2)

Základem zobrazování je ohraničení plochy, která bude vykreslena. K vytyčení plochy slouží dva body, levý horní [x1,y1] a pravý spodní [x2,y2]. Následné vykreslování pak probíhá pomocí zápisu barevné hodnoty jednotlivých bodů zleva doprava a shora dolů (to je provedeno kontinuálním zápisem dat do datového registru), neboť je využita autoinkrementace (obr. 4.6).



Obr. 4.6: Princip nastavení adresy pro vykreslování ([x, y] je právě vykreslovaný bod).

TFT_Maluj(barva)

Vykreslí odstín barvy úměrný argumentu funkce na celou obrazovku displeje (v podstatě jde o mazání displeje s možností výběru pozadí).

TFT_vykresli(x, y, rozmer_x, rozmer_y, *pole)

Pomocí této funkce je možné vykreslit například obrázek uložený v *pole* od souřadnice [x,y], horní levý roh, se šířkou *rozmer_x* a výškou *rozmer_y*. Pokud je velikost pole větší než *rozmer_x·rozmer_y* vykreslí se pouze délka *pole* úměrná *rozmer_x·rozmer_y* a zbytek *pole* se ignoruje (nedochází k překreslování).

TFT_vymaz(x, y, rozmer_x, rozmer_y, barva)


Specifikovanější funkce TFT_Maluj() pro konkrétní umístění a velikost mazané oblasti (*rozmer_x·rozmer_y*), opět si lze vybrat barvu pozadí. Lze použít i pro kreslení jednobarevných obdélníků.

TFT_vymaz_pole(*pole, delka, barva)

Vymaže *pole* o délce *delka* přepsáním jeho obsahu na hodnotu *barva*.

TFT_usecka(x1, y1, x2, y2, barva)

Nakreslí čáru o šířce jednoho pixelu s barvou *barva* z bodu [x1,y1] do bodu [x2,y2]. Pro rozhodování, který bod se vykreslí jako další se využívá celočíselná aritmetika rasterizace [25]. Nejprve se určí hlavní osa podle vzdálenosti mezi souřadnicemi $\Delta x = (x2 - x1)$ a $\Delta y = (y2 - y1)$, větší vzdálenost udává hlavní osu, který pouze inkrementuje svou hodnotu. Na obr. 4.7 je zakreslen význam jednotlivých symbolů užitých dále.



Obr. 4.7: Diskretizace úsečky.

m je krok mezi následujícími body - přírůstek daný strmostí úsečky a e_i je chyba umístění předchozího (respektive předchozích pokud je malá strmost růstu) bodu.

$$m = \frac{\Delta x}{\Delta y} = \frac{x_2 - x_1}{y_2 - y_1} \quad (4.1)$$

Při vykreslování mohou nastat dva případy:

$$a) (e_i + m) \leq \frac{1}{2} \quad (4.2)$$

aktualizace hodnot:

$$\begin{aligned} y_{i+1} &= y_i \\ e_{i+1} &= e_i + m \end{aligned}$$

$$b) (e_i + m) > \frac{1}{2} \quad (4.3)$$

aktualizace hodnot:

$$\begin{aligned} y_{i+1} &= y_i + 1 \\ e_{i+1} &= e_i + m - 1 \end{aligned}$$

Při tomto způsobu výpočtu je však použita neceločíselná aritmetika, která vnáší nepřesnosti vlivem zaokrouhlování a navíc zpomaluje výpočet. Proto vztahy upravíme zavedením pomocné proměnné f_i .

$$f_i = \Delta x \cdot e_i \Rightarrow e_i = \frac{f_i}{\Delta x} \quad (4.4)$$

Po dosazení (4.4) do (4.2) a (4.3) za pomoci drobných úprav a s využitím rovnice (4.1) dostaneme tzv. Bresenhamův algoritmus [25]:

$$a) 2(e_i + \Delta y) \leq \Delta x \Rightarrow [x_i + 1, y_i], \quad (4.5)$$

$$\begin{aligned} y_{i+1} &= y_i \\ e_{i+1} &= e_i + \Delta y \end{aligned}$$

$$b) 2(e_i + \Delta y) > \Delta x \Rightarrow [x_i + 1, y_i + 1], \quad (4.6)$$

$$y_{i+1} = y_i + 1$$

$$e_{i+1} = e_i + \Delta y - \Delta x,$$

Z obou rovnic vyplývá, že řídicí osa je osa x. Jak můžeme vidět použité operace jsou celočíselné (pouhé odečítání, sčítání a násobení 2 což se dá nahradit bitovým posuvem). Samozřejmě funkce obsahuje ošetření kvůli opačnému sklonu přímky a prohození vstupních pořadí bodů.

TFT_usecka_anti(x1, y1, x2, y2, barva)

Kreslí čáru stejně jako předchozí funkce z bodu [x1,y1] do [x2,y2], ale při rozhodování, který bod se má vykreslit se vykreslí oba, ale každý s odlišným jasnem. Jas se určí pomocí upraveného Bresenhamova algoritmu [25]. Jedná se vlastně o antialiasing v prostorové oblasti, protože nahrazujeme úsečku tvořenou nekonečným počtem bodů konečným počtem. Dojde tak aliasingu neboli zkreslení (na úsečce jsou vidět schody). Velikost jasů jednotlivých bodů se určí z poměru vzdálenosti ideální úsečky a reálných bodů a vzdálenosti jednotlivých bodů. Příklad určení barvy bodů při umístění ideální přímky pod rozhodovací úrovní (vycházím z obr. 3.7):

$$Barva_{y_i} = \left(1 - \frac{e_i}{y_{i+1} - y_i}\right) \cdot BARVA = (1 - e_i) \cdot BARVA \quad (4.7)$$

$$Barva_{y_{i+1}} = \left(\frac{e_i}{y_{i+1} - y_i}\right) \cdot BARVA = e_i \cdot BARVA \quad (4.8)$$


Obdobné vztahy platí i pro umístění ideální přímky nad rozhodovací úrovní.

TFT_usecka_t(x1, y1, x2, y2, barva, sila)

Přibývá možnost zadat šířku čáry *sila*, bohužel však bez antialiasingu. Jedná se o kreslení bodů nad a pod bod, který byl zvolen výše popsáním algoritmem.

void TFT_Rastr(barvac, barvap)

Vykresluje rastr osciloskopu o rozměrech hlavní mřížky 10 x 10 bloků, každý dílek je tvořen bloky 5 x 5 (pouze naznačeno tečkováním hlavní mřížky obr. 4.8). Pomocí barametrů funkce je možné zvolit jak barvu čar *barvac* tak i barvu pozadí *barvap*.




Obr. 4.8: Ukázka rastru.

2) FONTS.h

Jak již název napovídá jde o knihovnu obsahující znakové sady a funkce pro jejich použití. Celkem byly v rámci řešení práce vytvořeny tři znakové sady: 8x10 znaku, 11x16 a

11x16 tučné. Na obr. 4.9 je ukázka masek pro jednotlivé typy písma, pro 11x16 tučné platí stejná maska jako po 11x16.



Obr. 4.9: Masky pro definování písma, vlevo 8x10 a napravo 11x16.

Zeleně znázorněné pixely jsou nepoužité části pro znaky určené pro jejich oddělení ve svislé i vodorovné ose. Pro typ písma 8x10 je aktivních 5x9 bodů u 11x16 7x13.

`TEXT_Znak(x, y, znak, font, barvat, barvap)`

Vykreslí jeden znak jehož ASCII hodnota je uložena ve *znak* na pozici $[x, y]$. Barva znaku je dána proměnnou *barvat* a pozadí *barvap*. Posledním parametrem volání funkce je font písma. Pokud je text dlouhý a přesáhl by okraj displeje je automaticky zalomen na další řádek a začíná na souřadnici $[x, y + \text{vyska_fontu}]$. *vyska_fontu* je dána použitým fontem.

`TEXT_Retezec(x, y, *retez, font, barvat, barvap)`

Slouží pro vykreslení textu uloženého v poli *řetězec*. Vykreslování probíhá znak po znaku dokud se nenarazí na ukončovací znak.

`unsigned char Int2Char(data, *retez)`

Funkce převádí 16 bitové číslo na řetězec. Jednotlivé znaky pak odpovídají jednotlivým dekadickým číslicím převáděného čísla. Návrátová hodnota funkce je délka řetězce.

`unsigned char Int2Char32(data, *retez)`

Rozšíření předchozí funkce na převod 32 bitového čísla.

`TEXT_Znak_pole(*pole, sirka_pole, x, y, znak, font, barvat, barvap)`

Uloží znak do proměnné *pole* ve formátu, který lze jednoduše poslat na displej.

`TEXT_Retezec_pole(*pole, sirka_pole, x, y, *retez, font, barvat, barvap)`

Převedení řetězce do proměnné *pole*. Tato funkce je použitelná při chystání většího množství zobrazovaných dat, která se mohou překrývat. Data se nejprve nachystají do pole a následně se najednou zobrazí.

3) MENU.h

Obsahuje primitivy vytvořené v rámci řešení práce použitelné pro jednoduché menu: záložku, posuvník a zaškrťovací pole. Tyto prvky samy o sobě nemají žádnou logiku jde o pouhé zobrazování - obraz stavu vnitřních proměnných.

MENU_Zalozka()

Vytváří záložku menu na pravé straně displeje. Jde pouze o podklad pro zvýraznění menu (obdelník se zvýrazněným okrajem).

MENU_polozka(x, y, *retez, aktiv)

Jde o vykreslení jednoho zaškrťovacího políčka s popisem na souřadnice [x, y]. Obsah zaškrťovacího políčka je dán argumentem *aktiv*. Pomocí pole *retez* je předán popis položky, který je vykreslen fontem 11x16t. Ukázka na obr. 4.10.




Obr. 4.10: Ukázka aktivní a neaktivní položky.

MENU_polozky(x, y, *popisek, *ukaz, aktiv)

Zobrazení více položek, ze kterých je pouze jedna aktivní. Jména jednotlivých položek jsou oddělena znakem '/' v poli *ukaz*. *popisek* slouží pro označení menu a je vykreslen fontem 11x16t.

Příklad volání funkce a výsledek na displeji (obr. 4.11):


```
MENU_polozky( 245,5,"Rozliseni:", "10 V\n5 V\n1 V\n400mV\n200mV\n100mV\n40 mV\n20 mV\n",VERTI );
```



Obr. 4.11: Zobrazené menu vytvořené voláním funkce MENU_polozky(...).

MENU_posuvnik(x, y, *popisek, delka, poloha, prvky)


Slouží pro výběr z většího množství hodnot (lepší využití plochy než zaškrťávání menu). Poloha je dána bodem [x,y], který udává levý horní roh. *delka* udává délku posuvníku. *poloha* ve kterém místě je táhlo na posuvníku. *prvky* udávají počet poloh táhla. Přičemž velikost táhla se upravuje podle počtu jeho poloh (pro menší počet poloh je větší). Dále jsou vedle posuvníku naznačeny meze jednotlivých poloh. Tyto prvky velmi zjednodušuje práci a ovládání posuvníku. Ukázky posuvníků pro 2, 4, 6 a 7 položek jsou na obr. 4.12.



Obr. 4.12: Ukázky několika posuvníků.


4.2 Dotykový panel

Základem je 4 vodičová odporová struktura, která je znázorněna na obr. 4.13. Obsluha této struktura by sama o sobě spotřebovala velké množství diskretních součástek a času řídicího procesoru, proto je zde využít integrovaný řadič dotykového panelu ADS7843 [26], který na jedné straně připojíme k dotykovému panelu (4 vodiče) a na druhé k řídicímu procesoru pomocí sériového rozhraní s přídatnými piny pro asynchronní hlášení.




Obr. 4.13: Připojení dotykového panelu k driveru.

Princip čtení doteku je přiblížen na obr. 4.14. Vždy se na jednu dvojici elektrod přivede napětí a pomocí jedné elektrody z druhé vrstvy (slouží v podstatě jako sonda) se odečte napětí úměrné odporovému děliči vytvořeným dotykovým místem mezi elektrodami.



Obr. 4.14: Princip čtení dotykového displeje.

Popsaný způsob čtení polohy dotyku na dotykovém panelu odpovídá diferenčnímu zapojení vstupů driveru (měřidlo je nahrazeno A/D převodníkem a zdroj napětí přepínáním referenčního napětí převodníku pomocí unipolárních tranzistorů - viz obrázek 4.15).



Obr. 4.15: Zapojení vstupní části driveru dotykového panelu.

Výběr mezi diferenčním a nesymetrickým vstupem A/D převodníku se provádí pomocí přepínačů „PREP“ (pro symetrický vstup je horní přepnut na V_{ref} a spodní na GND). Multiplexery slouží pro výběr signálů přiváděných na vstupy A/D převodníku (všechny jsou řízeny stejnými signály).

Přepínače jsou také řízeny stejným signálem. V tab. 4.1 je nastavení driveru pro cílovou aplikaci.

Tab. 4.1: Nastavení driveru.

	X_on	Y_on	MUX 1 ze 4 + PREP			
			+IN	-IN	+REF	-REF
Měření v ose X	ne	ano	X+	Y-	Y+	Y-
Měření v ose Y	ano	ne	Y+	X-	X+	X-

Driver kromě budičů, A/D převodníku, multiplexerů a přepínačů dále obsahuje sériové rozhraní a dva asynchronní vodiče stavu driveru. Sériové rozhraní je složeno ze 4 vodičů: /CS (výběr obvodu), DCLK (hodinový signál), DIN (vstupní data) a DOUT (výstupní data). Podle popsaných pinů je zde viditelná kompatibilita s rozhraním SPI. Asynchronní piny jsou BUSY (signalizuje zaneprázdnění obvodu) a /PENIRQ (stává se aktivním v době doteku dotykového panelu). Druhý pin je velice užitečný neboť na jeho základě se dá testovat zda-li nedošlo ke stisku panelu bez zbytečného čtení hodnot z driveru, dá se také připojit jako vnější přerušení.

4.2.1 Řízení dotykového panelu

Touch.h

```
void TOUCH_init(void)
```

Provede inicializaci driveru, která spočívá v nastavení směrových registru procesoru. Nemá žádná vstupní ani výstupní data.

```
void TOUCH_zapis(unsigned char data)
```

Zapíše data do driveru, která reprezentují jeho vnitřní nastavení. Vstupem je 8 bitové slovo jeho přesný význam je v tab. 4.2.

Tab. 4.2: Řídící slovo driveru dotykového panelu.

bit	označení	význam
7	S	start bit, vždy na začátku přenosu, aktivní úroveň je HIGH
6 -4	A2 - A0	nastavení budičů, multiplexerů a přepínačů driveru
3	MODE	kolik bitů má převod, 12 bitů (0) 8 bitů (1)
2	SER/DFR	vstup A/D převodníku, nesymetrický (1) nebo diferenční (0)
1 - 0	PD1 – PD0	nastavení úsporného režimu

Bližší nastavení viz [26].

```
unsigned int TOUCH_cteni(void)
```


Načte data z driveru (výstup A/D převodníku) Vzhledem k tomu, že převodník je 12 bitový funkce vrací 16 bitová data.

```
void TOUCH_mer(unsigned int *uk)
```

Měření obou souřadnic dotyku. Mezi jednotlivými měřeními je potřeba přenastavit vnitřní uspořádání driveru. Data jsou předána pomocí pole s dvěma 16 bitovými prvky.

4.2.2 Propojení s ARM procesorem

Na obr. 4.16 jsou označeny piny desky plošného spoje displeje, které jsou využity pro dotykový panel (pro komunikaci s jeho driverem). Na ARM procesoru jsou využity piny portu FIO3 (0, 1, 2, 23, 24 a 25). Pin *LED_A* slouží pro napájení podsvícení displeje 3,3 V.




Obr. 4.16: Piny použité pro komunikaci s řadičem dotykové části displeje.

5 PROGRAM DSP

5.1 Základní koncepce

Po dlouhých úvahách jsem se rozhodl namísto FPGA (Field Program Gate Array) použít pro zpracování signálu DSP (digitální signálový procesor). Obsluhu zobrazování zajistí pomalejší procesor (LPC2376) určený jen pro tuto činnost. Data si bude s DSP (TMS320C6713) předávat pomocí sběrnice HPI.

Pro maximální využití výkonu v DSP procesoru bude použit RTOS (Real-Time Operating System) od Texas Instruments. Pomocí RTOS systému bude v procesoru realizováno více vláken pro obsluhu vstupních obvodů včetně převodníku, výpočet parametrů signálu a komunikaci s LPC2378. Díky realizaci RTOS se vlákna chovají, jako by běžela současně ve skutečnosti se však přepínají po určitých časových kvantech. Hlavní program složený z jednotlivých funkcí respektive vláken přímo nekomunikuje s periferiemi jak je znázorněno na obr. 5.1, ale používá ke komunikaci drivery.



Obr. 5.1: Systém práce s periferiemi.


Drivery zjednodušují práci s periferiemi a umožňují, aby hlavní program nebyl závislý na cílovém procesoru.

Každá periferie má vlastní driver, který musí vždy obsahovat počáteční inicializace periferie. Další funkce jsou v závislosti na vlastnostech dané periferie. Například periferie LED diody bude mít inicializační funkci, která nastaví parametry směrového registru příslušného pinu. Další funkce budou zapnutí a vypnutí LED atd. Drivery se můžou rozšířit i mimo hranice pouzdra procesoru a jednotlivé funkce budou ovládat externí obvody.

5.2 Vývojový diagram

Celý program začíná inicializací, jako první se inicializuje RTOS za ním následují inicializace jednotlivých periferií. Po inicializaci všech potřebných periferií a externích obvodů se spustí zaváděcí vlákno, které spustí hlavní vlákna a uspí se obr. 5.2.

Hlavní vlákna jsou čtyři: vlakno_DMA, vlakno_VST, vlakno_HPI a vlakno_ZPR.



Obr. 5.2 Vývojový diagram programu.


Čísla u názvu vláken udávají jejich prioritu (čím větší číslo tím vyšší priorita). Přepínání vláken je časové čím větší má vlákno prioritu tím více času dostane. Jednotlivá vlákna mohou mezi sebou komunikovat prostřednictvím RTOS, který řídí jejich uspávání a spouštění nebo pomocí příznaků a sdílených zdrojů dat (například místo v paměti).

Každé vlákno může nastavit příznaky kterémukoliv vláknu. Nejnižší prioritu má vlákno pro komunikaci s uživatelem, což je logické, neboť tento zdroj dat je nejpomalejší a není proto časově kritický. Vlákno řídící vstupní obvody musí mít největší prioritu z důvodu ochrany zařízení při překročení rozsahu vstupního napětí. Vlákno zpracování signálu má prioritu mezi výše zmíněnými.

5.3 Funkce jednotlivých vláken

5.3.1 *vlakno_DMA*


vlakno_DMA v podstatě vůbec nezasahuje do běhu programu procesoru a běží na jeho pozadí, jedná se o DMA režim (přímý přístup do paměti bez použití jádra procesoru). V tomto případě přenáší data z externího A/D převodníku do vnitřní paměti procesoru. Režim DMA bude nastavený na cyklický s větším počtem bloků dat (vytvoří se tak zásobník dat - buffer) obr. 5.3. Procesor tak načte data přímo v reálném čase, ale s nepatrným zpožděním, které zabraňuje čekání procesoru na data a zaručuje konstantní datový tok. Jakmile dojde k přenosu bloku dat od převodníku, vyvolá se přerušování a předá se zpráva vláknu *vlakno_ZPR*.



Obr. 5.3 Realizace DMA režimu.

5.3.2 vlakno_VST

vlakno_VST na základě přání uživatele nastavuje vstupní rozsah a ovládá převodník (řídí rychlost převodu). Změna rozsahu je možná vždy po převodu bloku dat. Každý blok dat má k sobě připojenou informaci o rozsahu, na kterém byl pořízen. Vývojový diagram vlákna je na obr. 5.4.




Obr. 5.4: Vývojový diagram vlakno_VST.

Cyklicky se kontroluje výstupní signál A/D převodníku zda nedošlo k přetečení. Dále je potřeba kontrolovat překročení maximálního rozsahu na vstupním odporu 50Ω . Pokud nedochází k přetečení změní se vlastnosti vstupních obvodů podle nastavení, které zjistilo vlakno_HPI.

5.3.3 vlakno_HPI

vlakno_HPI slouží pro komunikaci s procesorem LPC2378. Vlákno cyklicky čte paměťová místa odpovídající rozhraní HPI (viz kapitola 3.1.6). Pokud dojde ke změně ověří se zda je nastavení platné (například pro vstupní odpor 50Ω je maximální rozsah $\pm 5 V$). po kontrole se nastaví data pro vlákno obsluhující vstupní obvody a pomocí příznaku se mu dá vědět, že došlo ke změně nastavení vstupů uživatelem. Vývojový diagram vlákna je na obr. 5.5.




Obr. 5.5: Vývojový diagram vlakno_HPI.

5.3.4 vlakno_ZPR

vlakno_ZPR se stará o zjištění parametrů vstupního signálu na základě nastaveného rozsahu vstupních obvodů. Například zjišťuje frekvenci, amplitudu a počítá efektivní a střední hodnotu (obr. 5.6).

Na začátku vlákna se v nekonečné smyčce čeká až se přenese blok dat pomocí DMA režimu od A/D převodníku do paměti. V rámci obsluhy přerušení, které vyvolá dokončený DMA přenos dat, se nastaví příznak pro vlakno_ZPR.

Nejprve se blok dat zkopíruje na místo v paměti, kde k němu bude mít přístup procesor ovládající LCD displej pomocí sběrnice HPI. K bloku dat se připojí hodnota, která udává rozsah na kterém byl blok dat změřen. Poté následuje výpočet jednotlivých parametrů signálu v závislosti na přáních uživatele (předáno pomocí příznaku vlákna a sdílených dat). Tyto parametry se uloží opět do místa paměti, kde si je přečte procesor ovládající displej.



Obr. 5.6: Vývojový diagram vlakno_ZPR.

6 ZÁVĚR

V diplomové práci byly navrženy a realizovány vstupní obvody osciloskopu s velkým napěťovým i frekvenčním rozsahem. Je možno zpracovávat signály od $220 \text{ mV}_{\text{ss}}$ (rozlišení 2 mV) do $100 \text{ V}_{\text{ss}}$ (rozlišení 80 mV) s frekvencí do desítek MHz. Toho je dosaženo pomocí 6 rozsahů atenuátoru, 3 rozsahů zesilovače a A/D převodníku s vzorkovacím kmitočtem 105 MHz . Celé zařízení je rozděleno do dvou částí desky atenuátoru a desky převodníku.

Atenuátor obsahuje rozsahy 50:1, 25:1, 10:1, 5:1, 2:1 a 1:1 (přímá cesta). Stěžejní při jeho návrhu a realizaci bylo nalezení spínačů za pasivní částí. Byly vyzkoušeny mnohé spínače, které však vnášely do signálů velký stejnosměrný offset. Nakonec zvítězily analogové prepínače ADG1236, které přenáší signál téměř bez zkreslení jen s nepatrným zpožděním. Zesilovač má k dispozici rozsahy 2 x, 5 x a 10 x. Je tvořen jediným prvkem a to diferenčním zesilovačem s říditelným zesílením PGA870. Zesilovač však musí být umístěn až za atenuátorem z důvodu zajištění vstupního odporu $1 \text{ M}\Omega$ neboť vstupní odpor zesilovače je ve stovkách Ω .

Vytvořená deska atenuátoru dále umožňuje volbu mezi stejnosměrnou a střídavou vazbou a nastavení dvou hodnot vstupního odporu $50 \text{ }\Omega$ nebo $1 \text{ M}\Omega$. Deska převodníku umožňuje kromě převodu signálu, který je z desky atenuátoru upraven pod horní hranici zpracování upravit malý signál jeho zesílením. Deska dále obsahuje obvody pro trigrování a stejnosměrný posuv signálu. Trigrování může být vstupní signál nebo může být použit externí zdroj signálu. Stejnoseměrný posuv signálu je v rozsahu $\pm 3,3 \text{ V}$.

Pro komunikaci s uživatelem je připraven dotykový displej s intuitivním ovládáním. Rozsahy, vstupní vazba, vstupní odpor a měření jsou řešeny pomocí zatrhávacího menu (ukázka je v příloze E). Výběr časové osy pomocí posuvníku. K dispozici je kompletní driver pro displej s množstvím doplňkových funkcí, které se dají použít i v jiných zařízeních.

Během řešení své diplomové práce jsem se setkal se spoustou problémů jejichž řešení mi přineslo množství užitečných zkušeností. Vzhledem k rozsáhlosti práce nebyl prostor pro dokončení programu DSP procesoru (komunikace přes rozhraní HPI a EMIF nebyla dokončena), testování celkového zařízení a jeho důkladné proměření.

LITERATURA

- [1] Panasonic. *Tq-catalog.pdf* [online]. 2009-04-07 [cit. 2011-05-16]. Dostupné z WWW: <<http://pewa.panasonic.com/assets/pcsd/catalog/tq-catalog.pdf>>.
- [2] Cosmo. *SIA050D00* [online]. 2004-08-17 [cit. 2010-12-19]. Dostupné z WWW: <http://www.gme.cz/_dokumentace/dokumenty/634/634-072/dsh.634-072.1.pdf>.
- [3] Analog Devices, Inc. *ADG1236 Low Capacitance, Low Charge Injection, ± 15 V/12 V iCMOS™, Dual SPDT Switch Data Sheet (Rev. 0)* [online]. 2005-10-12 [cit. 2010-12-19]. Dostupné z WWW: <http://www.analog.com/static/imported-files/data_sheets/ADG1236.pdf>.
- [4] SEIBT, Artur. *Osciloskopy od A do Z*. Ostrava - Plesná : HEL, 2000. 256 s.
- [5] Analog Devices, Inc. *ADA4817-1/ADA4817-2 (Rev. A)* [online]. 2010 [cit. 2010-05-01]. Dostupné z WWW: <http://www.analog.com/static/imported-files/data_sheets/ADA4817-1_4817-2.pdf>.
- [6] Analog Devices, Inc. *ADA4937-1/ADA4937-2 (Rev. C)* [online]. 2010 [cit. 2010-04-30]. Dostupné z WWW: <http://www.analog.com/static/imported-files/data_sheets/ADA4937-1_4937-2.pdf>.
- [7] "Texas Instruments, Incorporated [SBOS436,A]". *High-Speed, Fully Differential, Programmable Gain Amplifier (Rev. A)* [online]. 2011-02-23 [cit. 2011-05-16]. Dostupné z WWW: <<http://focus.ti.com/lit/ds/symlink/pga870.pdf>>.
- [8] "Analog Devices, Inc.". *AD8366 (Rev. A)* [online]. 2011-03-25 [cit. 2011-05-16]. Dostupné z WWW: <http://www.analog.com/static/imported-files/data_sheets/AD8366.pdf>.
- [9] Analog Devices. *AD8369 45 dB Digitally Controlled VGA LF to 600 MHz Data Sheet (REV.0)* [online]. 2003-01-09 [cit. 2011-05-16]. Dostupné z WWW: <http://www.analog.com/static/imported-files/data_sheets/AD8369.pdf>.
- [10] Analog Devices, Inc. *AD8370 LF to 750 MHz Digitally-Controlled VGA Data Sheet (Rev. A)* [online]. 2005-07-11 [cit. 2011-05-16]. Dostupné z WWW: <http://www.analog.com/static/imported-files/data_sheets/AD8370.pdf>.
- [11] "Texas Instruments, Incorporated [SBAS309,D]". *12-Bit, 105MSPS Analog-to-Digital Converter (Rev. D)*. [online]. 2010-10-07 [cit. 2011-05-16]. Dostupné z WWW: <<http://focus.ti.com/lit/ds/symlink/ads5521.pdf>>.
- [12] "Texas Instruments, Incorporated [SCAS875,*]". *Fully-Integrated, Fixed Frequency, Low-Jitter Crystal Oscillator Clock Generator* [online]. 2011-03-29 [cit. 2011-05-16]. Dostupné z WWW: <<http://focus.ti.com/lit/ds/symlink/cdc421a100.pdf>>.
- [13] "Texas Instruments, Incorporated [SPRS186,L1][M]". *TMS320C6713 Floating-Point Digital Signal Processor (Rev. L)* [online]. 2009-05-06 [cit. 2011-05-16]. Dostupné z WWW: <<http://focus.ti.com.cn/cn/lit/ds/sprs186l/sprs186l.pdf>>.
- [14] NXP Semiconductors. *LPC2377/78 Single-chip 16-bit/32-bit microcontrollers; 512 kB flash with ISP/IAP, Ethernet, USB 2.0, CAN, and 10-bit ADC/DAC* [online]. 2010-06-17 [cit. 2011-05-16]. Dostupné z WWW: <http://www.nxp.com/documents/data_sheet/LPC2377_78.pdf>.
- [15] *SFH690ABT/AT/BT/CT/DT* [online]. 2006-06-21 [cit. 2011-05-16]. Dostupné z WWW: <<http://www.symmetron.ru/news/vishay-SFH690.pdf>>.
- [16] *BC817-BC818_RevB.fm* [online]. 2006-11-13 [cit. 2011-05-17]. Dostupné z WWW: <<http://jumi.lut.fi/elko/datat/BC817.pdf>>.
- [17] *1N4007 SMA* [online]. 2011-01-06 [cit. 2011-05-17]. Dostupné z WWW: <<http://www.kingtronics.com/pdf/M7-diode.pdf>>.
- [18] *BZV55Cx* [online]. 2005-07-09 [cit. 2011-05-17]. Dostupné z WWW: <<http://tec.icbuy.com/upload/Eic/BZV55CXX.PDF>>.

- [19] *LED GREEN SMD603* [online]. 2005-12-15 [cit. 2011-05-17]. Dostupné z WWW: <<http://search.alkon.net/cgi-bin/pdf.pl?pdfname=cosmo/leds/kl191ygx.pdf>>.
- [20] *BAV103* [online]. 2010-08-11 [cit. 2011-05-17]. Dostupné z WWW: <<http://www.fairchildsemi.com/ds/BA/BAV103.pdf>>.
- [21] "Texas Instruments, Incorporated". *Interfacing Between LVPECL, VML, CML and LVDS Levels* [online]. 2002-12-16 [cit. 2011-05-16]. Dostupné z WWW: <<http://focus.ti.com/lit/an/slla120/slla120.pdf>>.
- [22] "Texas Instruments, Incorporated [SLAS406,B]". *+2.7 V to +5.5 V, I2C Interface, Voltage Output 10-Bit DAC (Rev. B)* [online]. 2010-10-22 [cit. 2011-05-16]. Dostupné z WWW: <<http://focus.ti.com/lit/ds/symlink/dac6571.pdf>>.
- [23] "Texas Instruments, Incorporated [SLAS449,D]". *16-Bit, Ultra-Low Power, Voltage Output Digital-to-Analog Converters (Rev. D)* [online]. 2011-05-14 [cit. 2011-05-16]. Dostupné z WWW: <<http://focus.ti.com/lit/ds/symlink/dac8831.pdf>>.
- [24] Himax. *Microsoft Word - HX8347-A01_DS_preliminary_01_20070629.doc* [online]. 2007-06-29 [cit. 2011-05-16]. Dostupné z WWW: <http://www.4dsystems.com.au/downloads/Displays/LCD/4DLCD-32/HX8347-A01_DS_preliminary_01.pdf>.
- [25] STRACHOTA, Pavel . *Některé rastrové algoritmy pro vykreslování* [online]. 2010-10-25 [cit. 2011-05-16]. Dostupné z WWW: <http://saint-paul.fjfi.cvut.cz/base/public-filesystem/admin-upload/POGR/POGR1/04.rastrove_algoritmy.pdf>.
- [26] "Texas Instruments, Incorporated [SBAS090,B]". *16-Bit, Ultra-Low Power, Voltage Output Digital-to-Analog Converters (Rev. D)* [online]. 2010-10-01 [cit. 2011-05-16]. Dostupné z WWW: <<http://focus.ti.com/lit/ds/symlink/ads7843.pdf>>.

SEZNAM SYMBOLŮ, VELIČIN A ZKRATEK

A/D	Analog to Digital	, z analogového do digitálního
AC	Alternating Current	, střídavý proud
ARM	Advanced RISC Machine	, rozvinutá architektura RISC procesorů
ASCII	American Standard Code for Information Interchange	, americký standard pro výměnu informací
CAN	Controller Area Network	, sériové rozhraní pro průmysl
CS	Chip Select	, výběr obvodu
D/A	Digital to Analog	, z digitálního do analogového
DC	Direct Current	, stejnosměrný proud
DCLK	Clock	, hodinový signál
DFS	Data Format Select	, výběr datového formátu
DIDO	Differential Input Differential Output	, symetrický vstup i výstup
DIN	Data Input	, vstup dat
DLL	Delay Lock Loop	, uzavřená zpožďovací smyčka
DMA	Direct Memory Access	, přímý přístup do paměti
DOUT	Data Output	, výstup dat
DSP	Digital Signal Processing	, digitální signálový procesor
EDMA	Enhanced DMA	, rozšířené DMA
EMIF	External Memory Interface	, rozhraní pro připojení vnějších pamětí
ENOB	Effective Number Of Bits	, efektivní počet bitů
FIO	Fast Input Output	, rychlý přístup k portu
FPGA	Field Programmable Gate Array	, programovatelná hradlová pole
FS	Full Scale	, celý rozsah
GND	Ground	, zem
HPI	Host Port Interface	, rozhraní pro komunikaci mezi procesory
I2C	Inter-IC-bus	, sériové rozhraní
INT	Interrupt	, přerušení
LCD	Liquid Crystal Display	, displej z tekutých krystalů
LED	Light-Emitting Diode	, dioda emitující světlo
LSB	Least Significant Bit	, nejméně významný bit
LVPECL	Low Voltage Positive Emitter-Coupled Logic	, nízkonapěťové diferenční rozhraní
MCASP _x MCBSP _x	Multichannel Audio Serial Port	, vícekanálový audio sériový port
PD	Power Down	, úsporný režim
PWM	Pulse Width Modulation	, pulzní šířková modulace
RD	Read	, čtení
RGB	Red, Green, Blue	, červená, zelená, modrá
RISC	Reduced Instruction Set Computer	, redukovaná instrukční sada
RS	Register Select	, výběr registru
RTOS	Real-Time Operating System	, operační systém běžící v reálném čase
SMD	Surface Mount Device	, součástky pro povrchovou montáž
SPI	Serial Peripheral Interface	, sériové periferní rozhraní
SRAM	Static Random Access Memory	, statická paměť s náhodným přístupem


TH	T race and H old	, sleduj a pamatuj
UART	U niversal A synchronous R ceiver/ T ransmitter	, univerzální asynchronní vysílač/přijímač
USB	U niversal S erial B us	, univerzální sériové rozhraní
VLIW	V ery L ong I nstruction W ord	, velmi dlouhá instrukce
WR	W rite	, zápis

SEZNAM PŘÍLOH


A	Návrh Atenuátoru.....	- 57 -
A.1	Obvodové zapojení.....	- 57 -
A.2	Deska plošného spoje - top, spoje.....	- 58 -
A.3	Deska plošného spoje - top, osazení.....	- 58 -
A.4	Deska plošného spoje - bottom, spoje	- 59 -
A.5	Deska plošného spoje - bottom, osazení.....	- 59 -
A.6	Fotografie desky - top.....	- 60 -
A.7	Fotografie desky – bottom.....	- 60 -
A.8	Seznam součástek.....	- 61 -
B	Návrh redukce.....	- 63 -
B.1	Obvodové zapojení.....	- 63 -
B.2	Deska plošného spoje - top, spoje.....	- 63 -
B.3	Deska plošného spoje - top, osazení.....	- 63 -
B.4	Deska plošného spoje - bottom, spoje	- 64 -
B.5	Deska plošného spoje - bottom, osazení.....	- 64 -
B.6	Fotografie.....	- 64 -
B.7	Seznam součástek.....	- 64 -
C	Návrh převodníku	- 65 -
C.1	Obvodové zapojení.....	- 65 -
C.2	Deska plošného spoje - top, spoje.....	- 66 -
C.3	Deska plošného spoje - top, osazení.....	- 66 -
C.4	Deska plošného spoje - bottom, spoje	- 67 -
C.5	Deska plošného spoje - bottom, osazení.....	- 67 -
C.6	Fotografie desky - top.....	- 68 -
C.7	Fotografie desky – bottom.....	- 68 -
C.8	Seznam součástek.....	- 69 -
D	Návrh testovací desky Atenuátoru	- 71 -
D.1	Obvodové zapojení.....	- 71 -
D.2	Deska plošného spoje - top, spoje.....	- 72 -
D.3	Deska plošného spoje - top, osazení.....	- 72 -
D.4	Deska plošného spoje - bottom, spoje	- 73 -
D.5	Deska plošného spoje - bottom, osazení.....	- 73 -
D.6	Fotografie desky	- 74 -
D.7	Seznam součástek	- 74 -
E	Dotykový displej.....	- 76 -
E.1	Screenshot.....	- 76 -

A NÁVRH ATENUÁTORU

A.1 Obvodové zapojení




A.2 Deska plošného spoje - top, spoje




Rozměr desky 85 x 93 [mm] M1:1.

A.3 Deska plošného spoje - top, osazení




Rozměr desky 85 x 93 [mm] M1:1.

A.4 Deska plošného spoje - bottom, spoje




Rozměr desky 85 x 93 [mm] M1:1.

A.5 Deska plošného spoje - bottom, osazení




Rozměr desky 85 x 93 [mm] M1:1.

A.6 Fotografie desky - top



A.7 Fotografie desky – bottom




A.8 Seznam součástek

Označení	Hodnota	Pouzdro	Popis
SL2, SL3		M03	lámací lišta
SL1		M04	lámací lišta
CON1	BNC	BNC	BNC konektro
C59	10n	C-EUC0402	BNC konektro
C64	100n	C-EUC0402	SMD keramický kondenzátor
C63	1u	C-EUC0402	SMD keramický kondenzátor
C60	10u	C-EUC0805	SMD keramický kondenzátor
C15, C18	0p5	C-EUC1206	SMD keramický kondenzátor
C5, C10	1p2	C-EUC1206	SMD keramický kondenzátor
C24	1p5	C-EUC1206	SMD keramický kondenzátor
C1, C9, C21, C30	1p8	C-EUC1206	SMD keramický kondenzátor
C29	2p2	C-EUC1206	SMD keramický kondenzátor
C16, C22	3p9	C-EUC1206	SMD keramický kondenzátor
C7, C13, C19, C25, C31	5p6	C-EUC1206	SMD keramický kondenzátor
C12, C27	10p	C-EUC1206	SMD keramický kondenzátor
C23	15p	C-EUC1206	SMD keramický kondenzátor
C17	33p	C-EUC1206	SMD keramický kondenzátor
C11	56p	C-EUC1206	SMD keramický kondenzátor
C3	82p	C-EUC1206	SMD keramický kondenzátor
C36, C37, C41, C42, C45, C46, C49, C50, C54, C55, C56	100n	C-EUC1206	SMD keramický kondenzátor
C57	100n/16V	CPOL-EUCT3528	SMD tantolový kondenzátor
C58	330n/35V	CPOL-EUCT3528	SMD tantolový kondenzátor
C61	1u/16V	CPOL-EUCT3528	SMD tantolový kondenzátor
C62	2u2/35V	CPOL-EUCT7343	SMD tantolový kondenzátor
C51, C52	10u/16V	CPOL-EUB/3528-21W	SMD tantolový kondenzátor
C39, C40, C43, C44, C47, C48, C53	10u/35V	CPOL-EUD/7343-31W	SMD tantolový kondenzátor
C34	100n/250DC	C-EUC1812	SMD keramický kondenzátor
R44	0	R-EU_M0805	SMD rezistor
R34, R35	200	R-EU_M0805	SMD rezistor
R6, R11, R16, R21, R26, R31	430	R-EU_M0805	SMD rezistor
R42, R45, R46	1k	R-EU_M0805	SMD rezistor
R4	36k_1%	R-EU_M1206	SMD rezistor
R3, R9	47k_1%	R-EU_M1206	SMD rezistor
R15	150k_1%	R-EU_M1206	SMD rezistor
R10	360k_1%	R-EU_M1206	SMD rezistor
R14	430k_1%	R-EU_M1206	SMD rezistor
R5, R22, R23, R25	1M_1%	R-EU_M1206	SMD rezistor
R19, R20	1Mx2_1%	R-EU_M1206	SMD rezistor
R2	1M1_1%	R-EU_M1206	SMD rezistor
R8, R17, R18	1M6_1%	R-EU_M1206	SMD rezistor
R12, R13	1M8_1%	R-EU_M1206	SMD rezistor


Označení	Hodnota	Pouzdro	Popis
R7	2M4_1%	R-EU_M1206	SMD rezistor
R1	9M1_1%	R-EU_M1206	SMD rezistor
R36, R37, R38, R39, R40, R41	75	R-EU_M1206	SMD rezistor
R43	910	R-EU_M1206	SMD rezistor
R28, R29, R32, R33	200	R-EU_R2512	SMD rezistor
D7, D12	1,8V/0,5W SOD123	ZENER- DIODESOD80C	zenerova dioda 1,8 V
D1, D2, D5, D6, D8, D9, D10, D11, D13, D14, D17, D18, D21, D22, D25, D26, D29, D30	1N4007 SMA	DIODE-SMB	SMD usměrňující dioda
D3, D4	47V/0.5W SOD80	ZENER- DIODESOD80C	zenerova dioda 47V
T1	78	78	stabilizátor +5 V
U\$35	79	79	stabilizátor -5 V
REL1, REL2, REL3, REL4, REL5, REL7	RELE_5_100	RELE_5_100	Relé spínáno 5 V $R_L = 500 \text{ W}$
RELE3, RELE4		TQ2-5V	Relé spínáno 5 V $R_L = 178 \text{ W}$
U\$41	TPS79533	TPS79533	SMD stabilizátor 3,3 V
OP1, OP2, OP3, OP4, OP5, OP6, OP7, OP8, OP9	SHF690	SHF690	optočlen
U\$40	PCF8574A	PCF8574A	expander
U1, U2, U3	ADG1236	ADG1236	analogové přepínače
U\$29	ADA4817_NE WMSMD	ADA4817_NEW MSMD	operační zesilovač

B.4 Deska plošného spoje - bottom, spoje




Rozměr desky 56 x 35 [mm] M1:1.

B.5 Deska plošného spoje - bottom, osazení



Rozměr desky 56 x 35 [mm] M1:1.

B.6 Fotografie




B.7 Seznam součástek


Označení	Hodnota	Device	Poznámka
U\$1	CON801.27X1.27	CON801.27X1.27	konektor 1,27 x 1,27 mm
U\$2, U\$5	CON40	CON40	dvouřadá zalamovací lišta 2,54 x 2,54 mm

C NÁVRH PŘEVODNÍKU

C.1 Obvodové zapojení




C.2 Deska plošného spoje - top, spoje




Rozměr desky 93 x 94 [mm] M1:1.

C.3 Deska plošného spoje - top, osazení




Rozměr desky 93 x 94 [mm] M1:1.

C.4 Deska plošného spoje - bottom, spoje




Rozměr desky 93 x 94 [mm] M1:1.

C.5 Deska plošného spoje - bottom, osazení




Rozměr desky 93 x 94 [mm] M1:1.

C.6 Fotografie desky - top



C.7 Fotografie desky – bottom




C.8 Seznam součástek

Označení	Hodnota	Pouzdro	Popis
CON1	BNC	BNC	BNC konektor
JP1, JP2		JP2E	lámací lišta
JP4		JP2Q	lámací lišta
JP3		JP4Q	lámací lišta
SL2, SL5		M02	lámací lišta
SL3, SL4		M03	lámací lišta
SL6		M04	lámací lišta
SL1		M12	lámací lišta
L2, L4		L-USL3225M	SMD tlumivka
L1	47u	TLUMIVKA	SMD tlumivka
C7, C8, C46, C54, C60, C63, C69, C72	10n	C-EUC0402	SMD keramický kondenzátor
C1, C2, C3, C4, C5, C6, C26, C29, C31, C33, C37, C38, C39, C40, C47, C48, C49, C50, C55, C66	100n	C-EUC0402	SMD keramický kondenzátor
C9, C10, C11, C12, C13, C14, C15, C16, C17, C18, C19, C20, C21, C22, C24, C25, C27, C30, C35, C43, C44, C52, C58, C61, C67, C70	1u	C-EUC0402	SMD keramický kondenzátor
C45, C53, C56, C57, C59, C62, C64, C65, C68, C71	10u	C-EUC0805	SMD keramický kondenzátor
C36	u47/25V	CPOL-EUB/3528-21W	SMD tantolová kondenzátor
C42	1u/16V	CPOL-EUB/3528-21W	SMD tantolová kondenzátor
C34	2u2/16V	CPOL-EUB/3528-21W	SMD tantolová kondenzátor
C23, C28, C32, C41, C51	10u/16V	CPOL-EUB/3528-21W	SMD tantolová kondenzátor
R18, R19, R20	1	R-EU_R0603	SMD rezistor
R21	10	R-EU_R0603	SMD rezistor
R33	27R	R-EU_R0603	SMD rezistor
R9, R10	50	R-EU_R0603	SMD rezistor
R31	91R	R-EU_R0603	SMD rezistor
R14	100	R-EU_R0603	SMD rezistor
R17	120	R-EU_R0603	SMD rezistor
R3	160	R-EU_R0603	SMD rezistor
R7, R8, R16, R22, R23, R24, R25, R39, R40	200	R-EU_R0603	SMD rezistor
R2	200	R-EU_R1206	SMD rezistor
R34	210	R-EU_R0603	SMD rezistor
R37, R38	470R	R-EU_R0603	SMD rezistor
R11, R15	680	R-EU_R0603	SMD rezistor
R1	820	R-EU_R0603	SMD rezistor
R13	1k	R-EU_R0603	SMD rezistor


Označení	Hodnota	Pouzdro	Popis
R12	1k2	R-EU_R0603	SMD rezistor
R30	10k	R-EU_R0603	SMD rezistor
R5, R6, R42	10M	R-EU_R0603	SMD rezistor
R41	0R	R-EU_M0805	SMD rezistor
R35, R36	1k	R-EU_M0805	SMD rezistor
R32, R43, R44, R45, R46, R47	0	R-EU_M1206	SMD rezistor
R4	11	R-EU_M1206	SMD rezistor
R48, R49	0	R-EU_R2010	SMD rezistor
D1, D2	BAV103	PMLL4150	SMD usměrňující dioda
LED1, LED2, LED3, LED4		LEDCHIP-LED0603	SMD LED
Q1	BC817-16SMD	BC817-16SMD	SMD tranzistor
U\$44	MINI_KRYSTAL	MINI_KRYSTAL	SMD krystal 33,3333 MHz
RELE1, RELE2, RELE3		TQ2-5V	Relé spínané 5 V $R_L = 178 \Omega$
U\$47, U\$53, U\$64, U\$65, U\$91, U\$101	TPS79533	TPS79533	SMD stabilizátor 3,3 V
U\$29	REF3133	REF3133	reference 3,3 V
U\$26	REF5025MSOP	REF5025MSOP	reference 2,5 V
U\$42	ADA4817_NEWSMD	ADA4817	operační zesilovač
U_A1	ADA4937	ADA4937	DIDO operační zesilovač
AD1	ADS5521_NEWSPRVNA	ADS5521	A/D převodník
A1	PGA870	PGA870	diferenční zesilovač
U\$1	CDC421A100	CDC421A100	krystalový oscilátor
U\$21	DAC6571	DAC6571	D/A převodník
U\$48	DAC8831	DAC8831	D/A převodník
U\$33, U\$58	PCF8574A	PCF8574A	expander
OP1, OP2	SHF690	SHF690	optočlen
U\$24	TLV3501	TLV3501	komparátor

D NÁVRH TESTOVACÍ DESKY ATENUÁTORU

D.1 Obvodové zapojení




D.2 Deska plošného spoje - top, spoje




Rozměr desky 104 x 76 [mm] M1:1.

D.3 Deska plošného spoje - top, osazení



Rozměr desky 104 x 76 [mm] M1:1.

D.6 Fotografie desky



D.7 Seznam součástek

Označení	Hodnota	Pouzdro	Popis
JP1		JP1E	konektor
SV2		S03P	konektor
CON1, CON2	BNC	BNC	BNC konektor
SW1, SW2		SW_DIP-4	DIP přepínač
C9	0p5	C-EUC1206	keramický kondenzátor
C20	1p	C-EUC1206	keramický kondenzátor
C7, C17, C23	1p2	C-EUC1206	keramický kondenzátor
C4, C11, C15, C21	1p8	C-EUC1206	keramický kondenzátor
C3, C10	2p2	C-EUC1206	keramický kondenzátor
C14	2p7	C-EUC1206	keramický kondenzátor
C8	3p6	C-EUC1206	keramický kondenzátor
C5	5p6	C-EUC1206	keramický kondenzátor
C1, C16, C22	6p8	C-EUC1206	keramický kondenzátor
C12	15p	C-EUC1206	keramický kondenzátor
C18	39p	C-EUC1206	keramický kondenzátor
C24	68p	C-EUC1206	keramický kondenzátor
C26, C27, C28, C31, C32, C33, C34	100n	C-EUC1206	keramický kondenzátor
C42	1u/16v	CPOL-EUB/3528-21W	tantalový kondenzátor
C41	2u2/35v	CPOL-EUB/3528-21W	tantalový kondenzátor
C29, C30	10u/16v	CPOL-EUB/3528-21W	tantalový kondenzátor
C35, C36, C37, C38	10u/35v	CPOL-EUB/3528-21W	tantalový kondenzátor
C40	100n/16v	CPOL-EUB/3528-21W	tantalový kondenzátor
C39	330n/35v	CPOL-EUB/3528-21W	tantalový kondenzátor
R32, R33, R34, R35, R36	0	R-EU_M1206	propojka
R5	50	R-EU_M1206	1 % rezistor

Označení	Hodnota	Pouzdro	Popis
R1, R2, R3, R4, R6	10k	R-EU_M1206	5 % rezistor
R26	47k	R-EU_M1206	1 % rezistor
R20	150k	R-EU_M1206	1 % rezistor
R14	270k	R-EU_M1206	1 % rezistor
R25, R31	470k	R-EU_M1206	1 % rezistor
R8, R10, R11	1M	R-EU_M1206	1 % rezistor
R16, R17, R29	1M6	R-EU_M1206	1 % rezistor
R7, R22, R23	1M8	R-EU_M1206	1 % rezistor
R28	2M4	R-EU_M1206	1 % rezistor
R9	3M9	R-EU_M1206	1 % rezistor
R15, R21, R27	5M1	R-EU_M1206	1 % rezistor
R13	5M6	R-EU_M1206	1 % rezistor
R19	7M5	R-EU_M1206	1 % rezistor
D1, D2	1N4148	1N4148	usměrňující dioda
REL1, REL2, REL3, REL4	RELE_5_100	RELE_5_100	Relé spínáno 5 V $R_L = 100$ W
U\$1	7905	79	stabilizátor +5 V
T1	7805	78	stabilizátor - 5 V
U3	ADA4817	ADA4817	nepoužit
U1, U2	ADG1236	ADG1236	analogový multiplexer

E DOTYKOVÝ DISPLEJ

E.1 Screenshot

